數(shù)字電子技術(shù)實驗

前言第1章數(shù)字電路實驗基本知識111關(guān)于數(shù)字集成器件1111數(shù)字集成器件的發(fā)展和分類1112TTL集成電路的特點2113CMOS集成電路的特點2114TTL與CMOS混用時應注意的問題3115數(shù)字集成電路的數(shù)據(jù)手冊6116邏輯電平812關(guān)于數(shù)字電路實驗9121數(shù)字電路實驗的基本過程10122數(shù)字電路的安裝與調(diào)試11123數(shù)字電路實驗的方法16第2章數(shù)字電路基礎(chǔ)實驗1721基本門電路17211實驗目的17212實驗設備17213實驗原理17214實驗內(nèi)容23215實驗報告27216思考題2722OC/OD門和三態(tài)門27221實驗目的27222實驗設備27223實驗原理28224實驗內(nèi)容31225實驗報告33226思考題3323SSI組合邏輯電路34231實驗目的34232實驗設備34233實驗原理34234實驗內(nèi)容38235實驗報告38236思考題3824加法器與數(shù)據(jù)比較器39241實驗目的39242實驗設備39243實驗原理39244實驗內(nèi)容43245實驗報告44246思考題4425編碼器與譯碼器44251實驗目的44252實驗設備45253實驗原理45254實驗內(nèi)容50255實驗報告51256思考題5126數(shù)據(jù)選擇器與分配器51261實驗目的51262實驗設備51263實驗原理51264實驗內(nèi)容55265實驗報告56266思考題5627觸發(fā)器56271實驗目的56272實驗設備57273實驗原理57274實驗內(nèi)容62275實驗報告64276思考題6428集成計數(shù)器65281實驗目的65282實驗設備65283實驗原理65284實驗內(nèi)容68285實驗報告69286思考題6929集成移位寄存器70291實驗目的70292實驗設備70293實驗原理70294實驗內(nèi)容74295實驗報告75296思考題75210靜態(tài)隨機存取存儲器（SRAM）752101實驗目的752102實驗設備752103實驗原理752104實驗內(nèi)容792105實驗報告812106思考題81211555定時器812111實驗目的812112實驗設備812113實驗原理822114實驗內(nèi)容852115實驗報告862116思考題86212A/D、D/A轉(zhuǎn)換器862121實驗目的862122實驗設備872123實驗原理872124實驗內(nèi)容952125實驗報告972126思考題97第3章數(shù)字電路綜合設計實驗9831籃球競賽24s定時器的設計98311設計目的98312設計任務98313設計舉例99314思考題10032汽車尾燈控制電路的設計102321設計目的102322設計任務102323設計舉例102324思考題10533彩燈循環(huán)控制器的設計106331設計目的106332設計任務106333設計舉例106334思考題10934多路智力競賽搶答器的設計109341設計目的109342設計任務109343設計舉例110344思考題11535簡易數(shù)字頻率計的設計115351設計目的115352設計任務115353設計舉例116354思考題12136數(shù)字鐘電路設計121361設計目的121362設計任務121363設計舉例122364思考題127數(shù)字電子技術(shù)實驗目錄第4章數(shù)字電路Multisim仿真實驗12841集成邏輯門的應用128411實驗目的128412實驗內(nèi)容128413實驗報告13742半加器和全加器137421實驗目的137422實驗內(nèi)容137423實驗報告14243競爭冒險現(xiàn)象及其消除142431實驗目的142432實驗內(nèi)容143433實驗報告14544D觸發(fā)器146441實驗目的146442實驗內(nèi)容146443實驗報告14945移位寄存器149451實驗目的149452實驗內(nèi)容149453實驗報告15246計數(shù)、譯碼和顯示電路152461實驗目的152462實驗內(nèi)容152463實驗報告15647555定時器156471實驗目的156472實驗內(nèi)容156473實驗報告161第5章基于FPGA的數(shù)字電路實驗16251FPGA實驗平臺概述162511FPGA的基本結(jié)構(gòu)及特點162512基于FPGA的設計流程163513硬件平臺——EGO1簡介165514硬件描述語言（HDL）簡介165515軟件平臺——Vivado簡介16652基于Verilog的流水燈設計166521實驗目的166522實驗內(nèi)容與步驟16753基于Verilog的譯碼器設計181531實驗目的181532實驗內(nèi)容與步驟18154基于Verilog的編碼器設計183541實驗目的183542實驗內(nèi)容與步驟18355基于Verilog的表決器設計185551實驗目的185552實驗內(nèi)容與步驟18556基于Verilog的加法器設計188561實驗目的188562實驗內(nèi)容與步驟18857基于Verilog的計數(shù)器設計189571實驗目的189572實驗內(nèi)容與步驟18958IP核封裝實驗191581實驗目的191582實驗內(nèi)容與步驟19159基于IP集成的計數(shù)器設計200591實驗目的200592實驗內(nèi)容與步驟200510基于IP集成的加法器設計2095101實驗目的2095102實驗內(nèi)容與步驟209511基于IP集成的觸發(fā)器設計2115111實驗目的2115112實驗內(nèi)容與步驟211512基于IP集成的ADC0809應用電路設計2135121實驗目的2135122實驗內(nèi)容與步驟214附錄216附錄A常用IC封裝216附錄BEGO1開發(fā)板用戶手冊225附錄C常用邏輯符號對照表243參考文獻244