數(shù)字電子技術(shù)基礎(chǔ)

目錄
前言
符號表
第1章邏輯代數(shù)基礎(chǔ)1
11數(shù)字電路概述1
111電信號的分類1
112模擬信號的數(shù)字表示1
113數(shù)字信號的描述方法1
114電子電路的分類2
12數(shù)制3
121十進制3
122二進制3
123十二進制之間的轉(zhuǎn)換4
124十六進制5
125八進制6
13碼制7
131二十進制碼7
132格雷碼8
133ASCII8
14邏輯關(guān)系9
141基本邏輯關(guān)系9
142復合邏輯關(guān)系12
15邏輯代數(shù)14
151邏輯代數(shù)運算法則14
152邏輯代數(shù)的基本規(guī)則15
153邏輯函數(shù)的代數(shù)變換與化簡法15
154邏輯函數(shù)的代數(shù)法化簡17
155邏輯函數(shù)的卡諾圖法化簡18
156邏輯關(guān)系的5種表示方法24
習題25
第2章邏輯門電路28
21概述28
22分立元件門電路30
221二極管門電路30
222晶體管非門電路31
23TTL集成門電路33
231TTL反相器34
232其他TTL邏輯電路36
24CMOS邏輯門電路40
241CMOS反相器42
242其他類型CMOS邏輯電路45
243CMOS漏極開路門47
244CMOS三態(tài)門47
245CMOS傳輸門47
246CMOS邏輯門電路的主要技術(shù)參數(shù)48
25TTL與CMOS邏輯門電路接口52
251相同供電電源CMOS電路和TTL電路的接口52
252不同供電等級邏輯電路的接口54
253數(shù)字主控電路的接口配置55
26邏輯描述的一些問題56
261正負邏輯問題56
262邏輯門電路的等效符號56
263低電平有效問題57
習題58
第3章組合邏輯電路61
31組合邏輯電路的分析61
32組合邏輯電路的設(shè)計63
33集成組合邏輯器件及應(yīng)用65
331編碼器65
332譯碼器70
333數(shù)據(jù)選擇器76
334數(shù)值比較器78
335加法器81
34組合邏輯電路中的競爭冒險現(xiàn)象85
341競爭冒險現(xiàn)象的產(chǎn)生85
342競爭冒險現(xiàn)象的判斷86
343冒險現(xiàn)象的消除87
習題88
第4章鎖存器與觸發(fā)器90
41概述90
411鎖存器與觸發(fā)器的基本概念90
412基本雙穩(wěn)態(tài)電路91
42SR鎖存器與SR觸發(fā)器91
421或非門構(gòu)成的基本SR鎖存器91
422與非門構(gòu)成的基本SR鎖存器93
423門控SR鎖存器95
424主從SR觸發(fā)器98
43JK觸發(fā)器100
431主從JK觸發(fā)器100
432邊沿JK觸發(fā)器103
44D鎖存器與D觸發(fā)器107
441邏輯門控D鎖存器107
442傳輸門控D鎖存器108
443邊沿D觸發(fā)器108
45觸發(fā)器的邏輯功能110
451邊沿SR觸發(fā)器110
452邊沿JK觸發(fā)器111
453邊沿D觸發(fā)器112
454邊沿T觸發(fā)器112
455觸發(fā)器邏輯功能的相互轉(zhuǎn)換113
習題114
第5章時序邏輯電路118
51時序邏輯電路概述118
511時序邏輯電路的基本結(jié)構(gòu)118
512時序邏輯電路的分類119
52同步時序邏輯電路的分析120
521同步時序邏輯電路的分析方法120
522同步時序邏輯電路分析舉例120
53同步時序邏輯電路的設(shè)計124
531同步時序邏輯電路設(shè)計的一般步驟125
532同步時序邏輯電路設(shè)計舉例126
54異步時序邏輯電路的分析134
55若干常用的時序邏輯電路137
551寄存器和移位寄存器137
552計數(shù)器141
習題152
第6章脈沖波形的產(chǎn)生與整形157
61施密特觸發(fā)器157
611由門電路組成的施密特觸發(fā)器157
612集成施密特觸發(fā)器158
613施密特觸發(fā)器的應(yīng)用159
62單穩(wěn)態(tài)觸發(fā)器160
621由CMOS門電路組成的微分型單穩(wěn)態(tài)觸發(fā)器161
622集成單穩(wěn)態(tài)觸發(fā)器163
623單穩(wěn)態(tài)觸發(fā)器的應(yīng)用165
63多諧振蕩器168
631用門電路組成的多諧振蕩器168
632用施密特觸發(fā)器構(gòu)成波形產(chǎn)生電路170
633石英晶體振蕩器171
64555定時器及其應(yīng)用172
641555定時器172
642用555定時器組成的施密特觸發(fā)器174
643用555定時器組成的單穩(wěn)態(tài)觸發(fā)器175
644用555定時器組成的多諧振蕩器177
習題179
第7章數(shù)/模轉(zhuǎn)換和模/數(shù)轉(zhuǎn)換182
71概述182
72D/A轉(zhuǎn)換器183
721D/A轉(zhuǎn)換器的基本原理183
722權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器183
723倒T型電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器185
724權(quán)電流型D/A轉(zhuǎn)換器188
725雙極性輸出的D/A轉(zhuǎn)換器190
726D/A轉(zhuǎn)換器的性能特征191
73A/D轉(zhuǎn)換器195
731A/D轉(zhuǎn)換器的基本原理195
732并行比較型A/D轉(zhuǎn)換器197
733流水線型A/D轉(zhuǎn)換器199
734逐次逼近型A/D轉(zhuǎn)換器201
735雙積分型A/D轉(zhuǎn)換器202
736∑-Δ型A/D轉(zhuǎn)換器205
737A/D轉(zhuǎn)換器的轉(zhuǎn)換準確度、非線性度與轉(zhuǎn)換速度207
習題209
第8章半導體存儲器212
81概述212
82只讀存儲器214
83隨機存儲器215
84存儲器容量的擴展218
習題220
第9章可編程邏輯器件及Verilog HDL221
91概述221
92FPGA222
93Verilog HDL基礎(chǔ)225
94用Verilog HDL描述邏輯電路230
95Quartus Ⅱ 應(yīng)用基礎(chǔ)232
習題238
第10章數(shù)字電路的軟件仿真239
101立創(chuàng)EDA電路仿真功能簡介239
1011立創(chuàng)EDA軟件介紹239
1012立創(chuàng)EDA電路仿真過程簡介240
102邏輯門電路的仿真247
1021實驗任務(wù)247
1022實驗仿真步驟247
103