可測性設計與智能故障診斷

前言
第1章緒論
1.1可測性設計的起源與發(fā)展
1.2可測性設計的相關(guān)標準及方法
1.2.1可測性設計的相關(guān)標準
1.2.2可測性設計的方法
1.3電路的故障與診斷
1.3.1電路故障的分類
1.3.2數(shù)字電路的故障診斷方法
1.3.3模擬電路的故障診斷方法
1.4電路故障診斷的研究狀況與發(fā)展趨勢
1.4.1國外電路故障診斷的研究狀況
1.4.2我國電路故障診斷的研究狀況
1.4.3電路故障診斷發(fā)展趨勢
第2章基于沃爾泰拉核的非線性電路智能診斷
2.1引言
2.2非線性模擬電路沃爾泰拉級數(shù)描述
2.3非線性模擬電路離散沃爾泰拉核的測量
2.3.1連續(xù)系統(tǒng)沃爾泰拉核的獲取
2.3.2離散系統(tǒng)頻域模型
2.3.3頻域分離技術(shù)和測試頻率選擇
2.3.4快速多點法頻域核的測量
2.4基于沃爾泰拉核及神經(jīng)網(wǎng)絡的智能故障診斷
2.4.1基于沃爾泰拉核的智能診斷原理及步驟
2.4.2標準BP算法的基本原理
2.4.3BP算法神經(jīng)網(wǎng)絡設計
2.5本章小結(jié)
第3章基于沃爾泰拉核診斷的測試激勵優(yōu)化及特征選擇與提取
3.1引言
3.2退火遺傳混合優(yōu)化算法研究
3.2.1遺傳算法的抗早熟改進
3.2.2模擬退火算法的收斂速度改進
3.2.3改進的退火遺傳混合優(yōu)化算法（MSAGA）
3.3退火遺傳混合測試激勵優(yōu)化方法
3.3.1退火遺傳混合激勵優(yōu)化流程
3.3.2目標函數(shù)的構(gòu)造
3.3.3降溫策略
3.3.4測試激勵優(yōu)化實例
3.4故障特征的智能選擇與提取方法研究
3.4.1退火遺傳特征選擇方法
3.4.2退火遺傳特征提取方法
3.4.3基于退火遺傳的沃爾泰拉核特征選擇和提取
3.4.4沃爾泰拉核的退火遺傳特征選擇實例
3.5本章小結(jié)
第4章基于維納核的非線性模擬電路故障診斷
4.1引言
4.2非線性模擬電路的維納級數(shù)描述
4.3維納核的獲取
4.3.1離散維納核的獲取方法
4.3.2維納核的間接獲取方法研究
4.4維納核的退火遺傳特征選擇和提取方法
4.4.1基于MSAGA的維納核的特征選擇和提取方法
4.4.2維納核的退火遺傳特征選擇實例
4.5基于維納核及神經(jīng)網(wǎng)絡的故障診斷研究
4.6診斷實例
4.7本章小結(jié)
第5章模擬電路智能故障診斷系統(tǒng)設計
5.1引言
5.2模擬電路智能故障診斷系統(tǒng)原理及總體結(jié)構(gòu)
5.2.1系統(tǒng)的原理
5.2.2系統(tǒng)的總體結(jié)構(gòu)
5.3智能診斷系統(tǒng)設計
5.3.1示波器功能單元設計
5.3.2高斯白噪聲發(fā)生單元設計
5.3.3信源/采集器單元設計
5.3.4智能診斷系統(tǒng)軟件設計
5.4非線性電路智能故障診斷系統(tǒng)診斷實例
5.5本章小結(jié)
第6章MIMO非線性系統(tǒng)的建模及故障診斷
6.1引言
6.2MIMO非線性電路的沃爾泰拉核建模
6.2.1MIMO的沃爾泰拉級數(shù)描述
6.2.2MIMO非線性模擬電路GFRF的參數(shù)辨識
6.2.3MIMO非線性模擬電路GFRF的非參數(shù)辨識
6.3基于整體退火遺傳的特征提取
6.3.1整體退火遺傳算法
6.3.2基于WAGA的特征提取
6.4乘法電路的建模與故障特征提取
6.4.1乘法電路簡介
6.4.2四象限乘法器的非參數(shù)建模及特征提取
6.5本章小結(jié)
第7章基于信息融合技術(shù)的電路故障診斷
7.1引言
7.2信息融合技術(shù)的起源與發(fā)展
7.3信息融合層次分類及過程
7.3.1依據(jù)抽象程度的信息融合層次分類
7.3.2依據(jù)I/O特征的信息融合層次分類
7.3.3信息融合的過程
7.4信息融合方法
7.4.1貝葉斯估計法
7.4.2卡爾曼濾波法
7.4.3證據(jù)組合法
7.4.4概率統(tǒng)計方法
7.4.5D-S證據(jù)推理方法
7.4.6人工神經(jīng)網(wǎng)絡法
7.5基于信息融合的電路故障診斷方法
7.6非線性模擬電路多軟故障的信息融合診斷
7.6.1基于雙維納核信息融合的智能故障診斷
7.6.2維納核的獲取
7.6.3雙核特征的智能優(yōu)化融合選擇提取
7.6.4神經(jīng)網(wǎng)絡設計和訓練
7.6.5故障診斷實例
7.7本章小結(jié)
第8章數(shù)字電路的可測性設計
8.1可測性設計研究背景
8.2數(shù)字電路可測性設計方法
8.2.1全掃描技術(shù)
8.2.2部分掃描技術(shù)
8.3邊界掃描
8.3.1邊界掃描技術(shù)原理
8.3.2TAP控制器
8.3.3測試數(shù)據(jù)寄存器
8.3.4指令寄存器和邊界掃描測試指令集
8.3.5邊界掃描描述語言
8.3.6邊界掃描測試的總線配置方式
8.3.7數(shù)字電路的邊界掃描測試設計方法
8.4數(shù)字電路邊界掃描系統(tǒng)示例
8.4.1邊界掃描系統(tǒng)的JTAG控制器開發(fā)
8.4.2互聯(lián)測試和功能測試
8.5本章小結(jié)
第9章混合電路的可測性設計
9.1IEEE 1149.4標準要點剖析
9.1.1混合電路邊界掃描的基本原理
9.1.2元件的基本結(jié)構(gòu)
9.1.3模擬邊界模塊
9.1.4測試總線接口電路（TBIC）
9.1.5模擬邊界掃描指令剖析
9.2混合邊界掃描主要的測試形式
9.2.1完備性測試
9.2.2功能測試
9.2.3互連測試
9.2.4簇測試
9.3混合邊界掃描測試系統(tǒng)設計
9.3.1混合邊界掃描測試系統(tǒng)的總體結(jié)構(gòu)
9.3.2混合邊界掃描測試系統(tǒng)的設計簡介
9.3.3混合邊界掃描測試的工作過程
9.4基于邊界掃描的模擬電路板級可測性設計
9.4.1STA400內(nèi)核工作原理簡介
9.4.2STA400在模擬電路可測性設計中的應用
9.5本章小結(jié)
參考文獻