SOC設(shè)計(jì)原理與實(shí)戰(zhàn)：輕松設(shè)計(jì)機(jī)器人

第1 章 SoC 及AI 芯片行業(yè)分析
1.1 背景分析
1.2 AI 芯片產(chǎn)業(yè)分析
1.2.1 AI 芯片研發(fā)現(xiàn)狀分析
1.2.2 機(jī)器人端的研發(fā)現(xiàn)狀.
1.2.3 云端的研發(fā)現(xiàn)狀
1.3 機(jī)器人研發(fā)背景分析
1.3.1 工業(yè)機(jī)器人
1.3.2 特殊環(huán)境下作業(yè)機(jī)器人.
1.3.3 面向大眾的服務(wù)機(jī)器人.
第2 章 警用機(jī)器人需求定義
2.1 為什么是警用機(jī)器人
2.1.1 機(jī)器人組裝將會日益簡單
2.1.2 機(jī)器人的故障率將居高不下
2.1.3 機(jī)器人故障將造成嚴(yán)重危害
2.2 我們的定位
2.2.1 技術(shù)方案確定
2.2.2 適應(yīng)場景分析
2.2.3 功能需求定義
第3 章 警用機(jī)器人的總體架構(gòu)
3.1 警用機(jī)器人的總體架構(gòu)設(shè)計(jì)
3.1.1 系統(tǒng)組成設(shè)計(jì)
3.1.2 運(yùn)行流程設(shè)計(jì)
3.2 “觀察者”子系統(tǒng)總體架構(gòu)設(shè)計(jì)
3.2.1 飛行的技術(shù)選型
3.2.2 懸掛纜繩的技術(shù)選型
3.2.3 折疊的技術(shù)選型
3.2.4 通信的技術(shù)選型
3.2.5 續(xù)航能力的技術(shù)選型
3.3 “摧毀者”子系統(tǒng)總體架構(gòu)設(shè)計(jì)
3.3.1 背景技術(shù)介紹
3.3.2 吸附方法的技術(shù)選型
3.3.3 吸附探測的技術(shù)選型
3.3.4 爬行方法的技術(shù)選型
3.3.5 摧毀方法的技術(shù)選型
第4 章 警用機(jī)器人SoC 總體設(shè)計(jì)
4.1 SoC 總體流程
4.1.1 SoC 芯片設(shè)計(jì)整體流程
4.1.2 數(shù)字芯片設(shè)計(jì)流程
4.1.3 模擬芯片設(shè)計(jì)流程
4.2 系統(tǒng)組流程
4.2.1 需求分析
4.2.2 架構(gòu)設(shè)計(jì)
4.3 工藝設(shè)計(jì)
4.4 封裝設(shè)計(jì)
第5 章 需求分析
5.1 功能需求
5.2 Pin 需求
第6 章 數(shù)字設(shè)計(jì)—結(jié)構(gòu)設(shè)計(jì)
6.1 芯片架構(gòu)原理
6.1.1 芯片構(gòu)成原理介紹
6.1.2 CPU.
6.1.3 Bus
6.1.4 核心外設(shè)
6.2 掌握設(shè)計(jì)方法
6.2.1 建模工具UML
6.2.2 設(shè)計(jì)工具
6.3 設(shè)計(jì)總體結(jié)構(gòu)
第7 章 數(shù)字設(shè)計(jì)—概要設(shè)計(jì)
7.1 CPU 設(shè)計(jì)
7.1.1 CPU 內(nèi)部設(shè)計(jì).
7.1.2 CPU 引腳接口.
7.1.3 Register 接口
7.2 Bus 設(shè)計(jì)
7.2.1 AHB 總線設(shè)計(jì).
7.2.2 APB 總線設(shè)計(jì).
7.3 Memory Controller 器件設(shè)計(jì)
7.3.1 電路原理設(shè)計(jì)
7.3.2 引腳接口設(shè)計(jì)
7.3.3 Register 接口
7.4 Clock 器件設(shè)計(jì).
7.4.1 電路原理設(shè)計(jì)
7.4.2 引腳接口
7.4.3 Register 接口
7.5 Interrupt Controller 設(shè)計(jì).
7.5.1 電路原理設(shè)計(jì)
7.5.2 引腳接口
7.5.3 Register 接口
7.6 Internal Memory 器件設(shè)計(jì)
7.6.1 電路原理設(shè)計(jì)
7.6.2 引腳接口
7.6.3 Register 接口
7.7 DMA 器件設(shè)計(jì)
7.7.1 電路原理設(shè)計(jì)
7.7.2 引腳接口
7.7.3 Register 接口
7.8 USB Controller 器件設(shè)計(jì)
7.8.1 電路原理設(shè)計(jì)
7.8.2 引腳接口
7.8.3 Register 接口
7.9 GPIO 器件設(shè)計(jì)
7.9.1 電路原理設(shè)計(jì)
7.9.2 引腳接口
7.9.3 Register 接口
7.10 FIFO 器件設(shè)計(jì)
7.10.1 電路原理設(shè)計(jì)
7.10.2 引腳接口
7.10.3 Register 接口
第8 章 數(shù)字設(shè)計(jì)—AI 協(xié)處理器設(shè)計(jì)
8.1 AI 協(xié)處理器工作原理
8.1.1 AI 綜合打分法.
8.1.2 AI 的適用范圍.
8.2 AI 的主要算法性能分析
8.3 AI 芯片的架構(gòu)設(shè)計(jì)
8.4 AI 芯片的使用步驟是先訓(xùn)練再使用
8.5 警用機(jī)器人為何使用AI 芯片
第9 章 數(shù)字設(shè)計(jì)—詳細(xì)設(shè)計(jì)
9.1 編程語言
9.1.1 芯片語言的基本概念
9.1.2 芯片語言的基本結(jié)構(gòu)
9.1.3 設(shè)計(jì)原理
9.2 設(shè)計(jì)方法舉例
第10 章 數(shù)字設(shè)計(jì)—單元驗(yàn)證
10.1 單一部件的時(shí)序分析.
10.1.1 時(shí)序分析方法
10.1.2 實(shí)驗(yàn)波形
10.2 單元測試的主要檢查項(xiàng)
10.3 多部件的集成驗(yàn)證.
10.3.1 拓?fù)浞治?br />10.3.2 接口驗(yàn)證
10.4 地址映射
10.5 系統(tǒng)仿真語言
10.5.1 System C 語言介紹
10.5.2 System C 仿真工具
10.6 System C 仿真實(shí)例.
10.6.1 劃分模塊
10.6.2 行為定義
10.7 System C 仿真結(jié)論.
第11 章 模擬設(shè)計(jì)—概要設(shè)計(jì)
11.1 PWM 器件設(shè)計(jì)
11.1.1 電路原理設(shè)計(jì)
11.1.2 引腳接口
11.1.3 Register 接口
11.2 AD/DA 器件設(shè)計(jì)
11.2.1 ADC 電路原理設(shè)計(jì)
11.2.2 DAC 電路原理設(shè)計(jì)
11.2.3 引腳接口
11.2.4 Register 接口
11.3 加速度計(jì)器件設(shè)計(jì)
11.3.1 加速度測量原理
11.3.2 電路原理設(shè)計(jì)
11.3.3 引腳接口
11.3.4 Register 接口
第12 章 模擬設(shè)計(jì)—詳細(xì)設(shè)計(jì)和單元測試
12.1 編程語言
12.1.1 使用VHDL-AMS 編程
12.1.2 使用Verilog-AMS 編程
12.2 電路仿真
12.2.1 仿真工具
12.2.2 測試向量
12.2.3 SPICE 仿真
第13 章 模擬設(shè)計(jì)—集成驗(yàn)證和系統(tǒng)驗(yàn)證
13.1 噪聲來源分析
13.1.1 低頻噪聲
13.1.2 半導(dǎo)體器件產(chǎn)生的散粒噪聲
13.1.3 高頻熱噪聲
13.1.4 電路板上電磁元件的干擾
13.1.5 晶體管的噪聲
13.1.6 電阻器的噪聲
13.1.7 集成電路的噪聲
13.2 數(shù)字電路帶來的電源噪聲分析.
13.2.1 電源線上的噪聲
13.2.2 地線上的噪聲
13.3 模擬電路噪聲分析
13.4 功耗分析
第14 章 后端設(shè)計(jì)
14.1 后端設(shè)計(jì)工具
14.1.1 Synopsys Design Compiler 邏輯綜合工具
14.1.2 Astro 自動布局布線工具
14.2 怎樣把設(shè)計(jì)變成芯片
14.2.1 布局分區(qū)
14.2.2 驗(yàn)證的具體方法
14.2.3 生產(chǎn)工藝
14.2.4 封裝工藝
14.2.5 生產(chǎn)驗(yàn)證
14.3 實(shí)物驗(yàn)證
14.4 成本估算
第15 章 警用機(jī)器人的硬件集成
15.1 通過3D 打印設(shè)計(jì)連接結(jié)構(gòu)
15.1.1 3D 打印設(shè)備
15.1.2 打印機(jī)身和機(jī)翼
15.1.3 打印爬行腳
15.1.4 打印其他組件
15.2 設(shè)計(jì)PCB.
15.2.1 總體設(shè)計(jì)
15.2.2 最小系統(tǒng)設(shè)計(jì)
15.2.3 啟動和復(fù)位電路設(shè)計(jì)
15.2.4 供電電路設(shè)計(jì)
15.2.5 充電電路設(shè)計(jì)
15.2.6 姿態(tài)控制電路設(shè)計(jì)
15.2.7 電機(jī)驅(qū)動電路設(shè)計(jì)
15.3 連接與組裝
15.3.1 安裝發(fā)動機(jī)
15.3.2 安裝螺旋槳
15.3.3 安裝攝像頭和云臺
15.3.4 安裝爬行腳
15.3.5 安裝摧毀頭
第16 章 警用機(jī)器人的軟件集成
16.1 操作系統(tǒng)選型
16.1.1 Arduino 操作系統(tǒng)
16.1.2 OpenPilot 操作系統(tǒng)
16.2 驅(qū)動程序設(shè)計(jì)
16.2.1 驅(qū)動程序設(shè)計(jì)原理
16.2.2 加速度傳感器驅(qū)動程序設(shè)計(jì)
16.2.3 陀螺儀驅(qū)動程序設(shè)計(jì)
16.2.4 AI 協(xié)處理器驅(qū)動程序設(shè)計(jì)
16.3 “觀察者”應(yīng)用程序設(shè)計(jì)
16.3.1 整體架構(gòu)
16.3.2 初始化.
16.3.3 主循環(huán)—100 Hz 循環(huán)
16.3.4 主循環(huán)—50 Hz 循環(huán)
16.3.5 主循環(huán)—10 Hz 循環(huán)
16.4 “摧毀者”應(yīng)用程序設(shè)計(jì)
16.4.1 整體架構(gòu)
16.4.2 命令接收模塊設(shè)計(jì)
16.4.3 吸附模塊設(shè)計(jì)
16.4.4 爬行模塊設(shè)計(jì)
16.4.5 執(zhí)行模塊設(shè)計(jì)
第17 章 警用機(jī)器人的AI 訓(xùn)練
17.1 收集自動校準(zhǔn)圖像樣本
17.1.1 樣本收集
17.1.2 樣本標(biāo)注
17.2 利用云端資源進(jìn)行AI 訓(xùn)練
17.2.1 TensorFlow 簡介
17.2.2 安裝CUDA
17.2.3 安裝CUDNN
17.2.4 安裝virtualenv 并下載TensorFlow 文件
17.2.5 安裝Bazel 編譯器
17.2.6 TensorFlow 編譯
17.2.7 測試.
17.2.8 利用TensorFlow 訓(xùn)練圖像分類的模型
17.3 把AI 訓(xùn)練結(jié)果導(dǎo)入“觀察者”芯片上
第18 章 警用機(jī)器人的全系統(tǒng)測試
18.1 飛行能力測試
18.1.1 測試目的
18.1.2 測試方法
18.1.3 測試結(jié)論
18.2 爬行能力測試
18.2.1 測試目的
18.2.2 測試方法
18.2.3 測試結(jié)論
18.3 吸附能力測試
18.3.1 測試目的
18.3.2 測試方法
18.3.3 測試結(jié)論
18.4 實(shí)施能力測試
18.4.1 測試目的
18.4.2 測試方法
18.4.3 測試結(jié)論
18.5 觀測能力測試
18.5.1 測試目的
18.5.2 測試方法
18.5.3 測試結(jié)論
18.6 各部件耗電測試
18.6.1 測試目的
18.6.2 測試方法
18.6.3 測試結(jié)論
18.7 穩(wěn)定性測試
18.7.1 測試目的
18.7.2 測試方法
18.7.3 測試結(jié)論
第19 章 警用機(jī)器人的商業(yè)模式設(shè)計(jì)
19.1 市場規(guī)模分析
19.2 投資需求分析
19.3 商業(yè)模式策劃
第20 章 下一步研究：AI 總線技術(shù).
20.1 AI 總線技術(shù)是產(chǎn)業(yè)發(fā)展的趨勢
20.1.1 為什么要做AI 總線
20.1.2 AI 總線的優(yōu)勢
20.2 AI 總線對產(chǎn)業(yè)界的影響
20.2.1 AI 總線的市場
20.2.2 AI 總線的作用
20.2.3 AI 總線是否會與現(xiàn)有技術(shù)、廠商發(fā)生沖突.7
20.2.4 AI 總線對產(chǎn)業(yè)鏈的影響.
20.3 AI 總線的核心技術(shù)
20.3.1 總線的仲裁技術(shù)
20.3.2 設(shè)備的自我注冊技術(shù)
20.3.3 設(shè)備間的傳輸技術(shù)
附錄A
A.1 存儲控制器設(shè)計(jì)完整代碼
A.2 ADC 設(shè)計(jì)完整代碼
A.3 AI 訓(xùn)練設(shè)計(jì)完整代碼
附錄B 相關(guān)設(shè)計(jì)資源