Cadence高速電路板設(shè)計與仿真：原理圖與PCB設(shè)計（第6版）

定　價：￥88.00

作　者：	周潤景著
出版社：	電子工業(yè)出版社
叢編項：	EDA應(yīng)用技術(shù)
標　簽：	電子通信工業(yè)技術(shù)

購買這本書可以去

ISBN：	9787121332623	出版時間：	2018-01-01	包裝：	平裝
開本：	16開	頁數(shù)：	456	字數(shù)：

內(nèi)容簡介

　　本書以Cadence Allegro SPB 17.2為基礎(chǔ)，從設(shè)計實踐的角度出發(fā)，以具體電路的PCB設(shè)計流程為順序，深入淺出地詳盡講解元器件建庫、原理圖設(shè)計、布局、布線、規(guī)則設(shè)置、報告檢查、底片文件輸出、后處理等PCB設(shè)計的全過程。本書的內(nèi)容主要包括原理圖輸入及元器件數(shù)據(jù)集成管理環(huán)境的使用、中心庫的開發(fā)、PCB設(shè)計工具的使用，以及后期電路設(shè)計處理需要掌握的各項技能等。本書內(nèi)容豐富，敘述簡明扼要，既適合從事PCB設(shè)計的中、高級讀者閱讀，也可作為電子及相關(guān)專業(yè)PCB設(shè)計的教學用書。

作者簡介

　　周潤景教授，中國電子學會高級會員，IEEE/EMBS會員，國家自然科學基金項目高速數(shù)字系統(tǒng)的信號與電源完整性聯(lián)合設(shè)計與優(yōu)化”等多項***、省部級科研項目負責人，主要從事模式識別與智能系統(tǒng)、控制工程的研究與教學工作，具有豐富的教學與科研經(jīng)驗。

圖書目錄

第1章 Cadence Allegro SPB 17．2簡介
1．1 概述
1．2 功能特點
1．3 設(shè)計流程
1．4 Cadence 17．2新功能介紹
第2章 Capture原理圖設(shè)計工作平臺
2．1 Design Entry CIS軟件功能介紹
2．2 原理圖工作環(huán)境
2．3 設(shè)置圖紙參數(shù)
2．4 設(shè)置設(shè)計模板
2．5 設(shè)置打印屬性
第3章制作元器件及創(chuàng)建元器件庫
3．1 創(chuàng)建單個元器件
3．1．1 直接新建元器件
3．1．2 用電子表格新建元器件
3．2 創(chuàng)建復合封裝元器件
3．3 大元器件的分割
3．4 創(chuàng)建其他元器件
第4章創(chuàng)建新設(shè)計
4．1 原理圖設(shè)計規(guī)范
4．2 Capture基本名詞術(shù)語
4．3 建立新項目
4．4 放置元器件
4．4．1 放置基本元器件
4．4．2 對元器件的基本操作
4．4．3 放置電源和接地符號
4．4．4 完成元器件放置
4．5 創(chuàng)建分級模塊
4．6 修改元器件值與元器件序號
4．7 連接電路圖
4．8 標題欄的處理
4．9 添加文本和圖像
4．10 建立壓縮文檔
4．11 將原理圖輸出為PDF格式
4．12 平坦式和層次式電路圖設(shè)計
4．12．1 平坦式和層次式電路特點
4．12．2 電路圖的連接
第5章 PCB設(shè)計預(yù)處理
5．1 編輯元器件的屬性
5．2 Capture到Allegro PCB Editor的信號屬性分配
5．3 建立差分對
5．4 Capture中總線（Bus）的應(yīng)用
5．5 原理圖繪制后續(xù)處理
5．5．1 設(shè)計規(guī)則檢查
5．5．2 為元器件自動編號
5．5．3 回注（Back Annotation）
5．5．4 自動更新元器件或網(wǎng)絡(luò)的屬性
5．5．5 生成網(wǎng)絡(luò)表
5．5．6 生成元器件清單和交互參考表
5．5．7 屬性參數(shù)的輸出/輸入
第6章 Allegro的屬性設(shè)置
6．1 Allegro的界面介紹
6．2 設(shè)置工具欄
6．3 定制Allegro環(huán)境
6．4 編輯窗口控制
第7章焊盤制作
7．1 基本概念
7．2 熱風焊盤的制作
7．3 通過孔焊盤的制作
7．4 貼片焊盤的制作
第8章元器件封裝的制作
8．1 封裝符號基本類型
8．2 集成電路（IC）封裝的制作
8．3 連接器（IO）封裝的制作
8．4 分立元器件（DISCRETE）封裝的制作
8．4．1 貼片的分立元器件封裝的制作
8．4．2 直插的分立元器件封裝的制作
8．4．3 自定義焊盤封裝的制作
第9章 PCB的建立
9．1 建立PCB
9．2 輸入網(wǎng)絡(luò)表
第10章設(shè)置設(shè)計規(guī)則
10．1 間距規(guī)則設(shè)置
10．2 物理規(guī)則設(shè)置
10．3 設(shè)定設(shè)計約束（Design Constraints）
10．4 設(shè)置元器件/網(wǎng)絡(luò)屬性
第11章布局
11．1 規(guī)劃PCB
11．2 手工擺放元器件
11．3 快速擺放元器件
第12章高級布局
12．1 顯示飛線
12．2 交換
12．3 使用ALT_SYMBOLS屬性擺放
12．4 按Capture原理圖頁進行擺放
12．5 原理圖與Allegro交互擺放
12．6 自動布局
12．7 使用PCB Router自動布局
第13章敷銅
13．1 基本概念
13．2 為平面層建立Shape
13．3 分割平面
13．4 分割復雜平面
第14章布線
14．1 布線的基本原則
14．2 布線的相關(guān)命令
14．3 定義布線的格點
14．4 手工布線
14．5 扇出（Fanout By Pick）
14．6 群組布線
14．7 自動布線的準備工作
14．8 自動布線
14．9 控制并編輯線
14．9．1 控制線的長度
14．9．2 差分布線
14．9．3 高速網(wǎng)絡(luò)布線
14．9．4 45°角布線調(diào)整（Miter By Pick）
14．9．5 改善布線的連接
14．10 優(yōu)化布線（Gloss）
第15章后處理
15．1 重命名元器件序號
15．2 文字面調(diào)整
15．3 回注（Back Annotation）
第16章加入測試點
16．1 產(chǎn)生測試點
16．2 修改測試點
第17章 PCB加工前的準備工作
17．1 建立絲印層
17．2 建立報告
17．3 建立Artwork文件
17．4 建立鉆孔圖
17．5 建立鉆孔文件
17．6 輸出底片文件
17．7 瀏覽Gerber文件
17．8 在CAM350中檢查Gerber文件
第18章 Allegro其他高級功能
18．1 設(shè)置過孔的焊盤
18．2 更新元器件封裝符號
18．3 Net和Xnet
18．4 技術(shù)文件的處理
18．5 設(shè)計重用
18．6 DFA檢查
18．7 修改env文件
18．8 數(shù)據(jù)庫寫保護