計(jì)算機(jī)硬件實(shí)驗(yàn)教程

目錄第1 章 數(shù)字電路實(shí)驗(yàn)基礎(chǔ) 11.1 實(shí)驗(yàn)環(huán)節(jié) 11.1.1 實(shí)驗(yàn)預(yù)習(xí) 11.1.2 實(shí)驗(yàn)過程 11.1.3 實(shí)驗(yàn)中常見問題及解決 21.1.4 實(shí)驗(yàn)報(bào)告 41.2 實(shí)驗(yàn)器械 41.2.1 TDS -4 型數(shù)字系統(tǒng)綜合實(shí)驗(yàn)平臺簡介 51.2.2 示波器簡介 7第2 章 門電路和組合邏輯電路 92.1 門電路特性研究實(shí)驗(yàn) 92.1.1 實(shí)驗(yàn)?zāi)康? 92.1.2 實(shí)驗(yàn)器件 92.1.3 實(shí)驗(yàn)要求 92.1.4 實(shí)驗(yàn)原理 102.1.5 實(shí)驗(yàn)預(yù)習(xí) 112.1.6 實(shí)驗(yàn)過程及結(jié)果分析 112.1.7 實(shí)驗(yàn)報(bào)告及思考題 122.1.8 擴(kuò)展實(shí)驗(yàn)及思考 122.2 組合邏輯電路實(shí)驗(yàn)———譯碼器與編碼器的設(shè)計(jì) 122.2.1 實(shí)驗(yàn)?zāi)康? 132.2.2 實(shí)驗(yàn)要求 132.2.3 實(shí)驗(yàn)原理 132.2.4 實(shí)驗(yàn)預(yù)習(xí) 142.2.5 實(shí)驗(yàn)過程及結(jié)果分析 142.2.6 實(shí)驗(yàn)報(bào)告及思考題 152.2.7 擴(kuò)展實(shí)驗(yàn) 152.3 組合邏輯電路實(shí)驗(yàn)———數(shù)據(jù)選擇器的設(shè)計(jì) 152.3.1 實(shí)驗(yàn)?zāi)康? 152.3.2 實(shí)驗(yàn)要求 152.3.3 實(shí)驗(yàn)原理 162.3.4 實(shí)驗(yàn)預(yù)習(xí) 162.3.5 實(shí)驗(yàn)過程及結(jié)果分析 162.3.6 實(shí)驗(yàn)報(bào)告及思考題 162.3.7 擴(kuò)展實(shí)驗(yàn) 162.4 組合邏輯電路實(shí)驗(yàn)———運(yùn)算部件的設(shè)計(jì) 162.4.1 實(shí)驗(yàn)?zāi)康? 172.4.2 實(shí)驗(yàn)要求 172.4.3 實(shí)驗(yàn)原理 172.4.4 實(shí)驗(yàn)預(yù)習(xí) 192.4.5 實(shí)驗(yàn)過程及結(jié)果分析 192.4.6 實(shí)驗(yàn)報(bào)告及思考題 202.4.7 擴(kuò)展實(shí)驗(yàn) 20第3 章 時(shí)序邏輯電路 213.1 觸發(fā)器實(shí)驗(yàn) 213.1.1 實(shí)驗(yàn)?zāi)康? 213.1.2 實(shí)驗(yàn)要求 213.1.3 基礎(chǔ)知識 223.1.4 實(shí)驗(yàn)預(yù)習(xí) 243.1.5 實(shí)驗(yàn)過程及結(jié)果分析 243.1.6 實(shí)驗(yàn)報(bào)告及思考題 253.2 寄存器及寄存器組的設(shè)計(jì) 253.2.1 實(shí)驗(yàn)?zāi)康? 253.2.2 實(shí)驗(yàn)要求 253.2.3 實(shí)驗(yàn)原理 253.2.4 實(shí)驗(yàn)預(yù)習(xí) 263.2.5 實(shí)驗(yàn)過程及結(jié)果分析 263.2.6 實(shí)驗(yàn)報(bào)告及思考題 263.2.7 擴(kuò)展實(shí)驗(yàn) 263.3 計(jì)數(shù)器/ 定時(shí)器的設(shè)計(jì) 283.3.1 實(shí)驗(yàn)?zāi)康? 283.3.2 實(shí)驗(yàn)要求 283.3.3 實(shí)驗(yàn)原理 293.3.4 實(shí)驗(yàn)預(yù)習(xí) 293.3.5 實(shí)驗(yàn)過程 303.3.6 實(shí)驗(yàn)報(bào)告及思考題 313.3.7 擴(kuò)展實(shí)驗(yàn) 313.4 狀態(tài)機(jī)實(shí)驗(yàn) 313.4.1 實(shí)驗(yàn)?zāi)康? 323.4.2 實(shí)驗(yàn)要求 323.4.3 實(shí)驗(yàn)原理 323.4.4 實(shí)驗(yàn)預(yù)習(xí) 353.4.5 實(shí)驗(yàn)過程 363.4.6 實(shí)驗(yàn)報(bào)告與思考 363.4.7 擴(kuò)展實(shí)驗(yàn) 36第4 章 數(shù)字邏輯綜合課程設(shè)計(jì) 384.1 課程設(shè)計(jì)要求 384.1.1 課程設(shè)計(jì)內(nèi)容 384.1.2 課程設(shè)計(jì)過程 394.2 課程設(shè)計(jì)舉例 394.2.1 霓虹燈顯示系統(tǒng)的設(shè)計(jì) 394.2.2 電梯模擬系統(tǒng)的設(shè)計(jì) 424.2.3 洗衣機(jī)控制系統(tǒng)的設(shè)計(jì) 444.2.4 超市自動(dòng)存包系統(tǒng)的設(shè)計(jì) 444.2.5 汽車尾燈控制系統(tǒng)的設(shè)計(jì) 454.3 參考題目 45第5 章 運(yùn)算器實(shí)驗(yàn) 465.1 算術(shù)邏輯運(yùn)算單元(ALU) 實(shí)驗(yàn) 465.1.1 實(shí)驗(yàn)?zāi)康? 465.1.2 實(shí)驗(yàn)要求 465.1.3 實(shí)驗(yàn)原理 465.1.4 實(shí)驗(yàn)預(yù)習(xí) 485.1.5 實(shí)驗(yàn)過程及結(jié)果分析 485.1.6 實(shí)驗(yàn)報(bào)告及思考題 485.1.7 擴(kuò)展實(shí)驗(yàn)及思考 495.2 運(yùn)算器構(gòu)成實(shí)驗(yàn) 505.2.1 實(shí)驗(yàn)?zāi)康? 515.2.2 實(shí)驗(yàn)要求 515.2.3 實(shí)驗(yàn)原理 525.2.4 實(shí)驗(yàn)預(yù)習(xí) 525.2.5 實(shí)驗(yàn)過程及結(jié)果分析 535.2.6 實(shí)驗(yàn)報(bào)告及思考題 535.2.7 擴(kuò)展實(shí)驗(yàn) 53第6 章 控制器的設(shè)計(jì) 546.1 組合邏輯控制器實(shí)驗(yàn) 546.1.1 實(shí)驗(yàn)?zāi)康? 546.1.2 實(shí)驗(yàn)內(nèi)容與要求 546.1.3 實(shí)驗(yàn)原理 586.1.4 實(shí)驗(yàn)預(yù)習(xí) 626.1.5 實(shí)驗(yàn)過程及結(jié)果分析 636.1.6 實(shí)驗(yàn)報(bào)告及思考題 636.1.7 擴(kuò)展實(shí)驗(yàn) 636.2 微程序控制器實(shí)驗(yàn) 636.2.1 實(shí)驗(yàn)?zāi)康? 636.2.2 實(shí)驗(yàn)要求 636.2.3 實(shí)驗(yàn)原理 646.2.4 實(shí)驗(yàn)預(yù)習(xí) 686.2.5 實(shí)驗(yàn)過程及結(jié)果分析 696.2.6 實(shí)驗(yàn)報(bào)告及思考題 69第7 章 存儲(chǔ)部件實(shí)驗(yàn) 707.1 只讀存儲(chǔ)器ROM 實(shí)驗(yàn) 707.1.1 實(shí)驗(yàn)?zāi)康? 707.1.2 實(shí)驗(yàn)要求 707.1.3 實(shí)驗(yàn)原理 707.1.4 實(shí)驗(yàn)預(yù)習(xí) 717.1.5 實(shí)驗(yàn)過程及結(jié)果分析 717.1.6 實(shí)驗(yàn)報(bào)告及思考題 757.2 隨機(jī)存取存儲(chǔ)器RAM 實(shí)驗(yàn) 757.2.1 實(shí)驗(yàn)?zāi)康? 757.2.2 實(shí)驗(yàn)要求 767.2.3 實(shí)驗(yàn)原理 767.2.4 實(shí)驗(yàn)預(yù)習(xí) 767.2.5 實(shí)驗(yàn)過程及結(jié)果分析 777.2.6 實(shí)驗(yàn)報(bào)告及思考題 777.3 FIFO 定制與讀/ 寫實(shí)驗(yàn) 777.3.1 實(shí)驗(yàn)?zāi)康? 777.3.2 實(shí)驗(yàn)要求 777.3.3 實(shí)驗(yàn)原理 777.3.4 實(shí)驗(yàn)預(yù)習(xí) 787.3.5 實(shí)驗(yàn)過程 787.3.6 實(shí)驗(yàn)報(bào)告及思考題 78第8 章 基本CPU 設(shè)計(jì) 798.1 模型機(jī)的基本框架 798.2 CPU 的設(shè)計(jì)規(guī)范 818.2.1 CPU 設(shè)計(jì)步驟 818.2.2 指令系統(tǒng)設(shè)計(jì) 828.2.3 確定總體結(jié)構(gòu) 848.2.4 設(shè)計(jì)狀態(tài)轉(zhuǎn)換圖 858.2.5 形成控制邏輯及完成各部件連接 858.3 16位單周期CPU 設(shè)計(jì) 858.3.1 指令系統(tǒng)設(shè)計(jì) 858.3.2 確定總體結(jié)構(gòu) 868.3.3 形成控制邏輯 918.4 16位變長指令集的多周期CPU 設(shè)計(jì) 978.4.1 指令系統(tǒng)設(shè)計(jì) 978.4.2 構(gòu)建數(shù)據(jù)通路 988.4.3 設(shè)計(jì)狀態(tài)轉(zhuǎn)換圖 1078.4.4 形式控制邏輯 1168.4.5 完成各部件的連接 1178.5 精簡指令集的多周期CPU 設(shè)計(jì) 1178.5.1 指令系統(tǒng)設(shè)計(jì) 1178.5.2 數(shù)據(jù)通路設(shè)計(jì) 1188.5.3 設(shè)計(jì)狀態(tài)轉(zhuǎn)換圖 1208.5.4 形成控制邏輯并完成部件連接 1248.6 CPU 的測試及應(yīng)用程序編寫 1248.6.1 CPU 的時(shí)序仿真與實(shí)現(xiàn) 1248.6.2 應(yīng)用程序設(shè)計(jì) 1248.7 16 位CPU 的設(shè)計(jì)與實(shí)現(xiàn)實(shí)驗(yàn) 1248.7.1 實(shí)驗(yàn)?zāi)康? 1248.7.2 實(shí)驗(yàn)要求 1258.7.3 實(shí)驗(yàn)原理 1258.7.4 實(shí)驗(yàn)預(yù)習(xí) 1258.7.5 實(shí)驗(yàn)過程 1258.7.6 實(shí)驗(yàn)報(bào)告及思考題 125第9 章 流水線CPU 的設(shè)計(jì) 1269.1 經(jīng)典的5 段流水線 1269.2 相關(guān) 1289.2.1 數(shù)據(jù)相關(guān) 1289.2.2 名相關(guān) 1289.2.3 控制相關(guān) 1299.3 流水線沖突 1299.3.1 結(jié)構(gòu)沖突 1299.3.2 數(shù)據(jù)沖突 1329.3.3 控制沖突 1379.4 流水線的實(shí)現(xiàn) 1419.4.1 基本數(shù)據(jù)通路 1419.4.2 改進(jìn)的數(shù)據(jù)通路 1449.4.3 指令流程和微命令序列 1609.4.4 形成控制邏輯 1619.4.5 完成各部件的連接 161附錄A 實(shí)驗(yàn)用芯片邏輯圖與真值表 164附錄B VHDL 入門與典型程序 170附錄C Quartus 域安裝及使用指南 209參考文獻(xiàn) 230