計(jì)算機(jī)組成原理

第1章 緒論
　1.1 計(jì)算機(jī)的發(fā)展史
　1.1.1 發(fā)展經(jīng)歷
　1.1.2 摩爾定律
　1.2 計(jì)算機(jī)的基本組成
　1.2.1 硬件系統(tǒng)
　1.2.2 軟件系統(tǒng)
　1.3 計(jì)算機(jī)的分類及性能描述
　1.3.1 計(jì)算機(jī)的分類
　1.3.2 計(jì)算機(jī)的性能描述
　習(xí)題
第2章 計(jì)算機(jī)中的數(shù)據(jù)表示
　2.1 數(shù)據(jù)編碼
　2.1.1 數(shù)值數(shù)據(jù)的定點(diǎn)表示
　2.1.2 數(shù)值數(shù)據(jù)的浮點(diǎn)表示
　2.1.3 bcd碼
　2.2 非數(shù)值數(shù)據(jù)的編碼
　2.2.1 ascii碼
　2.2.2 漢字編碼
　2.3 檢錯(cuò)與糾錯(cuò)編碼
　2.3.1 奇偶校驗(yàn)碼
　2.3.2 海明碼
　2.3.3 循環(huán)冗余校驗(yàn)碼
　習(xí)題
第3章 運(yùn)算方法與運(yùn)算器
　3.1 定點(diǎn)數(shù)運(yùn)算
　3.1.1 加減運(yùn)算
　3.1.2 乘法運(yùn)算
　3.1.3 除法運(yùn)算
　3.2 算術(shù)邏輯單元
　3.2.1 典型算術(shù)邏輯單元
　3.2.2 74181級(jí)聯(lián)工作
　3.2.3 運(yùn)算器的結(jié)構(gòu)
　3.3 浮點(diǎn)運(yùn)算
　3.3.1 浮點(diǎn)加減運(yùn)算
　3.3.2 浮點(diǎn)乘除運(yùn)算
　習(xí)題
第4章 指令系統(tǒng)
　4.1 指令格式
　4.1.1 概述
　4.1.2 指令格式描述
　4.1.3 指令設(shè)計(jì)
　4.2 尋址方式
　4.2.1 主存中數(shù)據(jù)存儲(chǔ)方式
　4.2.2 尋址方式
　4.3 指令系統(tǒng)
　4.3.1 傳送指令
　4.3.2 算術(shù)運(yùn)算指令
　4.3.3 邏輯運(yùn)算指令
　4.3.4 移位及循環(huán)移位指令
　4.3.5 程序控制指令
　4.3.6 處理器控制指令
　4.4 精減指令集計(jì)算機(jī)
　4.4.1 指令系統(tǒng)的從簡(jiǎn)到繁
　4.4.2 精減指令集計(jì)算機(jī)的特點(diǎn)
　習(xí)題
第5章 中央處理器
　5.1 cpu的結(jié)構(gòu)
　5.1.1 cpu的功能
　5.1.2 構(gòu)成cpu的主要部件
　5.2 指令系統(tǒng)設(shè)計(jì)
　5.2.1 設(shè)計(jì)cpu的尋址方式
　5.2.2 指令的設(shè)計(jì)
　5.3 cpu執(zhí)行指令的過(guò)程
　5.3.1 指令時(shí)序
　5.3.2 指令執(zhí)行過(guò)程分析
　5.4 cpu的部件設(shè)計(jì)
　5.4.1 組合邏輯控制器的結(jié)構(gòu)
　5.4.2 組合邏輯控制器的實(shí)現(xiàn)
　5.4.3 微程序控制器設(shè)計(jì)
　習(xí)題
第6章 流水線技術(shù)
　6.1 概述
　6.1.1 流水線的概念
　6.1.2 流水線的分類
　6.2 流水線的性能分析
　6.2.1 吞吐率
　6.2.2 加速比
　6.2.3 效率
　6.3 流水線中的相關(guān)
　6.3.1 概述
　6.3.2 結(jié)構(gòu)相關(guān)
　6.3.3 數(shù)據(jù)相關(guān)
　6.3.4 控制相關(guān)
　6.4 其他有關(guān)技術(shù)
　6.4.1 超標(biāo)量處理機(jī)
　6.4.2 超流水線處理機(jī)
　6.4.3 超標(biāo)量超流水線處理機(jī)
　6.4.4 超長(zhǎng)指令字處理機(jī)
　習(xí)題
第7章 存儲(chǔ)系統(tǒng)
　7.1 存儲(chǔ)系統(tǒng)概述
　7.1.1 存儲(chǔ)系統(tǒng)的層次結(jié)構(gòu)
　7.1.2 存儲(chǔ)器分類
　7.1.3 存儲(chǔ)器的性能指標(biāo)
　7.2 內(nèi)部存儲(chǔ)器(主存儲(chǔ)器)
　7.2.1 隨機(jī)讀寫存儲(chǔ)器
　7.2.2 主存儲(chǔ)器的組成及接口
　7.2.3 只讀存儲(chǔ)器
　7.2.4 動(dòng)態(tài)讀寫存儲(chǔ)器dram
　7.2.5 相聯(lián)存儲(chǔ)器
　7.3 高速緩沖存儲(chǔ)器
　7.3.1 工作原理
　7.3.2 替換算法
　7.3.3 主存-cache內(nèi)容的一致性問(wèn)題
　7.3.4 cache性能分析
　7.4 虛擬存儲(chǔ)器
　7.4.1 虛擬存儲(chǔ)器的概念
　7.4.2 虛擬存儲(chǔ)器的管理
　習(xí)題
第8章 輸入輸出系統(tǒng)
　8.1 總線
　8.1.1 概述
　8.1.2 典型總線介紹
　8.2 外部設(shè)備
　8.2.1 輸入設(shè)備
　8.2.2 輸出設(shè)備
　8.2.3 存儲(chǔ)器設(shè)備
　8.3 程序控制輸入輸出技術(shù)
　8.3.1 外設(shè)接口的編址方式
　8.3.2 外設(shè)接口的基本模型
　8.3.3 程序控制輸入輸出
　8.4 中斷方式
　8.4.1 中斷的基本概念
　8.4.2 中斷優(yōu)先級(jí)控制
　8.5 直接存儲(chǔ)器存取
　8.5.1 dma概述
　8.5.2 常用的方法
　8.5.3 dma的一般過(guò)程
　習(xí)題
參考文獻(xiàn)