兼容ARM9的軟核處理器設(shè)計(jì)

定　價(jià)：￥69.00

作　者：	李新兵著
出版社：	機(jī)械工業(yè)出版社
叢編項(xiàng)：
標(biāo)　簽：	計(jì)算機(jī)體系結(jié)構(gòu)

購(gòu)買(mǎi)這本書(shū)可以去

ISBN：	9787111375722	出版時(shí)間：	2012-04-01	包裝：	平裝
開(kāi)本：	`	頁(yè)數(shù)：	401	字?jǐn)?shù)：

內(nèi)容簡(jiǎn)介

　　《兼容ARM9的軟核處理器設(shè)計(jì)：基于FPGA》介紹如何使用硬件描述語(yǔ)言Verilog進(jìn)行FPGA設(shè)計(jì)。通過(guò)閱讀本書(shū)，讀者可以自行設(shè)計(jì)一個(gè)32位的RISC架構(gòu)處理器—兼容市面上流行的ARM9微處理器。本書(shū)不僅詳細(xì)介紹了Verilog HDL的語(yǔ)法，而且獨(dú)具匠心地介紹了如何使用這種精簡(jiǎn)的語(yǔ)言進(jìn)行成熟作品的設(shè)計(jì)。這也是本書(shū)相對(duì)于其他類(lèi)似圖書(shū)的首次嘗試。本書(shū)以Verilog RTL設(shè)計(jì)為核心，從第1章建立Verilog RTL設(shè)計(jì)模型開(kāi)始，到最后一章能夠?qū)inux操作系統(tǒng)進(jìn)行仿真。讀者通過(guò)本書(shū)可以切實(shí)掌握基于ARM9的數(shù)字電路設(shè)計(jì)流程，并能夠利用成熟的MCU軟件設(shè)計(jì)工具生成BIN文件，通過(guò)BIN文件和一個(gè)只有1800行的兼容ARM9處理器內(nèi)核，快速完成FPGA設(shè)計(jì)。本書(shū)理論結(jié)合實(shí)際，圖文并茂，由淺入深地介紹了如何使用Verilog語(yǔ)言進(jìn)行FPGA設(shè)計(jì)，可作為機(jī)電控制、信息家電、工業(yè)控制、手持儀器、醫(yī)療器械、機(jī)器人技術(shù)等方面FPGA與嵌入式系統(tǒng)開(kāi)發(fā)與應(yīng)用參考書(shū)，適合對(duì)FPGA與嵌入式系統(tǒng)開(kāi)發(fā)感興趣的讀者以及從事ARM嵌入式系統(tǒng)應(yīng)用開(kāi)發(fā)工程師閱讀。

作者簡(jiǎn)介

暫缺《兼容ARM9的軟核處理器設(shè)計(jì)》作者簡(jiǎn)介

圖書(shū)目錄

前言
第 1 章　數(shù)字電路設(shè)計(jì)模型 1
主要講述數(shù)字電路設(shè)計(jì)的基本模型。在進(jìn)行數(shù)字電路設(shè)計(jì)之前，必須建立一個(gè)數(shù)字電路模型。這個(gè)建模的過(guò)程就是在心中建立一個(gè)電路的基本輪廓。在了解了數(shù)字電路的基本單元后，可以運(yùn)用它們構(gòu)建大致模型。
1.1　最初的模型—帶有輸入輸出的模塊 1
1.2　組合邏輯 2
1.3　時(shí)序邏輯 3
1.4　同步電路 5
1.5　同步電路時(shí)序路徑 6
1.6　 RTL描述 8
1.7　綜合生成電路 9
結(jié)束語(yǔ) 10
第 2 章　 Verilog RTL編程 11
主要講述如何使用Verilog進(jìn)行RTL編程，講述如何精煉地使用Verilog進(jìn)行RTL描述。在對(duì)Verilog的描述方法進(jìn)行了基本歸類(lèi)后，總結(jié)了進(jìn)行RTL設(shè)計(jì)的基本流程，并在最后使用一個(gè)簡(jiǎn)單的UART串口設(shè)計(jì)實(shí)例來(lái)啟發(fā)讀者完成RTL設(shè)計(jì)。
2.1　 Verilog語(yǔ)言與RTL描述 11
2.2　 Verilog描述語(yǔ)句對(duì)應(yīng)電路 13
2.3　如何進(jìn)行RTL設(shè)計(jì) 16
2.4　 RTL設(shè)計(jì)要點(diǎn) 17
2.5　 UART串口通信設(shè)計(jì)實(shí)例 18
結(jié)束語(yǔ) 25
第 3 章　 Modelsim仿真 26
主要講述如何使用Modelsim對(duì)VerilogRTL設(shè)計(jì)進(jìn)行仿真驗(yàn)證。驗(yàn)證是設(shè)計(jì)中重要的一步，Modelsim是最流行的仿真工具，使用Modelsim建立一個(gè)測(cè)試環(huán)境可以對(duì)RTL設(shè)計(jì)進(jìn)行各種級(jí)別的驗(yàn)證測(cè)試。
3.1　仿真的意義 26
3.2　 testbench文件 27
3.3　 Modelsim仿真工具 28
3.4　 UART串口仿真實(shí)例 32
結(jié)束語(yǔ) 34
第 4 章　 FPGA開(kāi)發(fā)板原型驗(yàn)證 35
主要講述如何使用FPGA開(kāi)發(fā)板對(duì)設(shè)計(jì)進(jìn)行原型驗(yàn)證。FPGA開(kāi)發(fā)板作為數(shù)字設(shè)計(jì)運(yùn)行的實(shí)體，具有實(shí)踐出真理的價(jià)值。掌握FPGA開(kāi)發(fā)板對(duì)設(shè)計(jì)進(jìn)行驗(yàn)證，對(duì)于設(shè)計(jì)者無(wú)比重要。
4.1　 FPGA內(nèi)部結(jié)構(gòu) 35
4.2　 FPGA開(kāi)發(fā)板 41
4.3　 FPGA設(shè)計(jì)開(kāi)發(fā)流程 43
4.4　 FPGA設(shè)計(jì)內(nèi)部單元 46
4.5　 UART設(shè)計(jì)在Altera FPGA的下載執(zhí)行 53
4.6　 UART設(shè)計(jì)在Xilinx FPGA的下載執(zhí)行 61
結(jié)束語(yǔ) 77
第 5 章　 ARM9微處理器編程模型 78
主要介紹ARM9處理器架構(gòu)，使讀者對(duì)ARMv4這一套運(yùn)行在眾多智能手機(jī)上的流行架構(gòu)有個(gè)切實(shí)的了解。該章從建立微處理器的基本模型開(kāi)始，從實(shí)現(xiàn)的角度對(duì)ARMv4架構(gòu)的方方面面進(jìn)行了探討。在總結(jié)出了7種中斷和20條指令后，為下一章的執(zhí)行做了全面的總結(jié)和鋪墊。
5.1　 ARM公司歷史 78
5.2　 ARM處理器架構(gòu) 79
5.3　微處理器基本模型 81
5.4　 ARMv4架構(gòu)模式 84
5.5　 ARMv4架構(gòu)內(nèi)部寄存器 86
5.6　 ARMv4架構(gòu)的異常中斷 89
5.7　 ARMv4架構(gòu)支持的ARM指令集 95
5.8　 ARM指令與中斷分析 117
結(jié)束語(yǔ) 119
第 6 章　兼容ARM9微處理器Verilog RTL設(shè)計(jì) 120
該章是本書(shū)的核心。講述了如何在不到1800行代碼的Verilog程序里實(shí)現(xiàn)第5章總結(jié)的ARMv4架構(gòu)。從經(jīng)典的三級(jí)流水線和五級(jí)流水線開(kāi)始，全面介紹了如何有效地實(shí)現(xiàn)處理器。以此為基礎(chǔ)，逐步對(duì)兼容ARM9微處理器進(jìn)行剖析，讓讀者從處理器內(nèi)核的實(shí)現(xiàn)過(guò)程中，學(xué)習(xí)到VerilogRTL設(shè)計(jì)的各種技巧。
6.1　確定RTL設(shè)計(jì)的輸入輸出端口 121
6.2　經(jīng)典的三級(jí)流水線架構(gòu) 125
6.3　經(jīng)典的五級(jí)流水線架構(gòu) 128
6.4　三級(jí)流水線改進(jìn)架構(gòu) 130
6.5　適于兼容ARM9微處理器的三級(jí)架構(gòu) 134
6.6　影響流水線架構(gòu)執(zhí)行的四種狀況 139
6.7　第一級(jí)：取指階段的Verilog RTL實(shí)現(xiàn) 151
6.8　第二級(jí)：乘法運(yùn)算階段的Verilog RTL實(shí)現(xiàn) 152
6.9　第三級(jí)：加法運(yùn)算階段的Verilog RTL實(shí)現(xiàn) 159
6.10　寄存器組的寫(xiě)入 168
6.11　 CPSR/SPSR的寫(xiě)入 176
6.12　數(shù)據(jù)池的讀寫(xiě) 185
6.13　第四級(jí)：讀操作數(shù)據(jù)的回寫(xiě) 187
結(jié)束語(yǔ) 191
第 7 章　 Hello World—兼容ARM9處理器內(nèi)核運(yùn)行的第一個(gè)程序 192
主要介紹簡(jiǎn)單的ROM代碼生成流程，并讓它在兼容ARM9處理器內(nèi)核上運(yùn)行。Keil是嵌入式開(kāi)發(fā)中流行的工具，它的后續(xù)RealViewMDK也因?yàn)槠淞己玫奶匦允艿角度胧皆O(shè)計(jì)工程師的歡迎。該章幫助讀者編寫(xiě)簡(jiǎn)單的HelloWorld程序，以此為契機(jī)，建立簡(jiǎn)單的SoC設(shè)計(jì)工程。
7.1　基于FPGA的SoC設(shè)計(jì)流程 193
7.2　使用RealView MDK編譯Hello World程序 197
7.3　 Modelsim仿真輸出Hello World 206
7.4　建立Hello World的FPGA設(shè)計(jì)工程 213
結(jié)束語(yǔ) 226
第 8 章　 Dhrystone Benchmark—兼容ARM9處理器內(nèi)核性能測(cè)試 227
Dhrystone Benchmark是為各種嵌入式內(nèi)核測(cè)試“體質(zhì)”的代碼。該章結(jié)合ARM公司給出的優(yōu)化方法，使用RealViewMDK對(duì)Dhrystone2.1代碼進(jìn)行編譯。然后使用Modelsim進(jìn)行仿真，并用FPGA開(kāi)發(fā)板結(jié)合串口，輸出真實(shí)的測(cè)試結(jié)果。
8.1　 Dhrystone 2.1介紹 228
8.2　移植Dhrystone 2.1進(jìn)行編譯 232
8.3　使用Modelsim仿真運(yùn)行Dhrystone Benchmark 238
8.4　在線可編程的FPGA SoC設(shè)計(jì)工程 245
8.5　 Dhrystone Benchmark在開(kāi)發(fā)板中運(yùn)行 254
結(jié)束語(yǔ) 258
第 9 章　 uClinux仿真—結(jié)合SkyEye，啟動(dòng)不帶MMU的操作系統(tǒng) 259
SkyEye是ARM9處理器的軟件模擬器，通過(guò)它解析uClinux內(nèi)核，可以在軟件平臺(tái)上運(yùn)行嵌入式軟件。本章建立了Modelsim的仿真環(huán)境，加載同樣的uClinux內(nèi)核，可以輸出同SkyEye一樣的啟動(dòng)信息。在這個(gè)過(guò)程中，用戶(hù)可以通過(guò)查看波形，從RTL設(shè)計(jì)工程師的角度解析嵌入式操作系統(tǒng)。
9.1　 ARM7TDMI-S處理器內(nèi)核 260
9.2　以ARM7TDMI為核心的單片機(jī) 266
9.3　 uClinux嵌入式操作系統(tǒng) 269
9.4　 SkyEye硬件模擬平臺(tái) 270
9.5　 Modelsim下仿真uClinux啟動(dòng)過(guò)程 274
結(jié)束語(yǔ) 290
第10章　 Linux操作系統(tǒng)仿真—結(jié)合mini2440開(kāi)發(fā)板，啟動(dòng)帶MMU的操作系統(tǒng) 291
Mini2440 ARM9開(kāi)發(fā)板是一種流行的嵌入式開(kāi)發(fā)工具。該章從開(kāi)發(fā)板中得到含有操作系統(tǒng)及文件系統(tǒng)的NANDFlash的鏡像，然后在Modelsim下建立testbench環(huán)境，從該鏡像中讀出bootloader的第一條指令開(kāi)始，一步步地啟動(dòng)Linux操作系統(tǒng)。這個(gè)過(guò)程涉及帶MMU功能模塊的處理器的工作機(jī)理，讀者在該章中可以了解到Linux操作系統(tǒng)的硬件工作環(huán)境。
10.1　 ARM920T處理器內(nèi)核 291
10.2　 S3C2440A 32位微控制器 296
10.3　 mini2440 ARM9開(kāi)發(fā)板 298
10.4　 NAND Flash仿真模型 301
10.5　為兼容ARM9處理器內(nèi)核增加協(xié)處理器指令 303
10.6　建立仿真Linux操作系統(tǒng)的testbench 305
結(jié)束語(yǔ) 318
附錄A　啟動(dòng)Linux操作系統(tǒng)的全部打印log信息 320
附錄B　兼容ARM9處理器內(nèi)核帶注釋的Verilog RTL代碼 329
附錄C　相關(guān)網(wǎng)址 389