TMS320C3x系列DSP原理與開發(fā)技術

第1章 DSP概述
1.1 數(shù)字信號處理概述
1.2 可編程DSP芯片
1.2.1 DSP芯片的發(fā)展概況
1.2.2 DSP芯片的特點
1.2.3 DSP主要產(chǎn)品簡介
1.2.4 DSP芯片的分類
1.2.5 DSP芯片的運算速度和DSP應用系統(tǒng)的運算量
1.2.6 DSP芯片的應用
1.2.7 DSP芯片的現(xiàn)狀和發(fā)展趨勢
1.3 TI公司DSP芯片的命名規(guī)則
1.4 DSP系統(tǒng)
1.4.1 DSP系統(tǒng)的構成
1.4.2 DSP系統(tǒng)的特點
1.4.3 DSP系統(tǒng)設計過程
1.4.4 DSP芯片的選擇
本章 小結
思考題與習題

第2章 TMS320VC33處理器結構
2.1 TMS320VC33概述
2.2 TMS320VC33的引腳描述
2.2.1 主總線接口信號
2.2.2 控制信號
2.2.3 串行口信號
2.2.4 定時器信號
2.2.5 電源及振蕩器信號
2.2.6 JTAG仿真信號
2.3 JMS320VC33的CPU結構
2.4 總線結構及管理
2.4.1 內部總線
2.4.2 外部總線
2.4.3 總線管理
2.5 存儲器管理
2.5.1 存儲器組織
2.5.2 中斷向量和分支指令存儲器分配
2.5.3 外圍寄存器地址分配
2.5.4 指令高速緩存器
2.6 CPU寄存器與其它寄存器
2.6.1 擴展精度寄存器
2.6.2 輔助寄存器
2.6.3 數(shù)據(jù)頁指針
2.6.4 索引寄存器
2.6.5 塊規(guī)模寄存器
2.6.6 系統(tǒng)堆棧指針
2.6.7 狀態(tài)寄存器
2.6.8 CPU／DMA中斷使能寄存器
2.6.9 CPU中斷標志寄存器
2.6.10 I／O控制寄存器
2.6.11 重復計數(shù)器和塊重復寄存器
2.6.12 其它寄存器
2.7 中斷管理
2.7.1 TMS320VC33中斷向量表
2.7.2 中斷優(yōu)先級
2.7.3 與中斷有關的控制寄存器
2.7.4 中斷標志寄存器描述
2.7.5 中斷處理過程
2.7.6 CPU中斷響應時間
2.7.7 外部中斷
2.8 外圍設備
2.8.1 定時器
2.8.2 串行口
2.8.3 DMA控制器
本章 小結
思考題和習題

第3章 TMS320C3×的浮點數(shù)格式與尋址類型
3.1 浮點數(shù)格式
3.1.1 IEEE浮點數(shù)格式
3.1.2 YMS320C3x的浮點數(shù)格式
3.1.3 數(shù)據(jù)格式問的轉換
3.1.4 浮點數(shù)的運算
3.2 尋址類型
3.2.1 立即數(shù)尋址
……
第4章 TMS320C3X匯編語言指令與命令文件
第5章 基于匯編語言的程序設計
第6章 基于C語言的DSP芯片開發(fā)
第7章 開發(fā)工具集成開發(fā)環(huán)境
第8章 TMS320VC33芯片的應用實例
第9章 TMS320VC33芯片的應用實例
參考文獻