Xilinx FPGA設(shè)計(jì)基礎(chǔ)（VHDL版）

定　價(jià)：￥37.00

作　者：	李云松等編著
出版社：	西安電子科技大學(xué)出版社
叢編項(xiàng)：	面向21世紀(jì)高等學(xué)校信息工程類專業(yè)規(guī)劃教材
標(biāo)　簽：	程序設(shè)計(jì)

購買這本書可以去

ISBN：	9787560619590	出版時(shí)間：	2008-02-01	包裝：	平裝
開本：	16開	頁數(shù)：	337	字?jǐn)?shù)：

內(nèi)容簡(jiǎn)介

　　本書系統(tǒng)地介紹了Xilinx公司FPGA的結(jié)構(gòu)特點(diǎn)和相關(guān)開發(fā)軟件的使用方法，詳細(xì)描述了VHDL語言的語法和設(shè)計(jì)方法，并深入討論了Xilinx FPGA相關(guān)硬件的設(shè)計(jì)問題。　全書共分為七章。第1章概要介紹了FPGA知識(shí)。第2章介紹了Xilinx FPGA開發(fā)的常用軟件及一般的開發(fā)流程。第3章詳細(xì)講述了VHDL硬件描述語言。第4章討論了Xilinx FPGA開發(fā)中常用的IP核及其使用方法，并著重描述了時(shí)鐘管理IP核的參數(shù)配置。第3章和第4章的內(nèi)容是Xilinx FPGA開發(fā)的基礎(chǔ)。第5章講述了Xilinx FPGA的相關(guān)硬件設(shè)計(jì)方法，并給出了參考電路。第6章和第7章是實(shí)驗(yàn)部分，包括程序設(shè)計(jì)實(shí)驗(yàn)和FPGA邏輯設(shè)計(jì)實(shí)驗(yàn)?！”緯窃赬ilinx公司大學(xué)計(jì)劃的支持下完成的，內(nèi)容淺顯易懂，簡(jiǎn)潔精煉，實(shí)驗(yàn)可操作性強(qiáng)，是Xilinx FPGA開發(fā)的入門教材，可作為高等院校電子類和通信類各專業(yè)本科生、研究生EDA課程的教材。

作者簡(jiǎn)介

　　？

圖書目錄

第1章緒論
　1.1 邏輯器件概述
　1.2 可編程邏輯器件PLD的發(fā)展歷程
　1.3 FPGA的特點(diǎn)
　1.4 CPLD/FPGA的基本結(jié)構(gòu)
　　1.4.1 CPLD的基本結(jié)構(gòu)
　　1.4.2 FPGA 的基本結(jié)構(gòu)
　　1.4.3 CPLD與FPGA 比較
　1.5 Xilinx FPGA產(chǎn)品介紹
　　1.5.1 Xilinx 公司概述
　　1.5.2 Xlinx FPGA產(chǎn)品
第2章開發(fā)軟件與開發(fā)流程
　2.1 開發(fā)軟件簡(jiǎn)介
　　2.1.1 ISE開發(fā)軟件簡(jiǎn)介
　　2.1.2 ISE9.1i的安裝
　　2.1.3 ModelSim仿真軟件簡(jiǎn)介
　2.2 一個(gè)簡(jiǎn)單的開發(fā)項(xiàng)目
　2.3 開發(fā)軟件使用進(jìn)階
　　2.3.1 ISE9.1i集成開發(fā)環(huán)境界面
　　2.3.2 設(shè)計(jì)輸入
　　2.3.3 設(shè)計(jì)綜合
　　2.3.4 功能仿真
　　2.3.5 工程實(shí)現(xiàn)
　　2.3.6 時(shí)序仿真
　　2.3.7 器件配置
第3章 VHDL硬件描述語言
　3.1 VHDL的歷史和概況
　3.2 VHDL基本設(shè)計(jì)思想
　3.3 VHDL語言設(shè)計(jì)的基本單元
　　3.3.1 實(shí)體
　　3.3.2 構(gòu)造體
　　3.3.3 配置
　　3.3.4 包集合
　　3.3.5 庫
　3.4 VHDL語言的對(duì)象和數(shù)據(jù)類型
　　3.4.1 VHDL語言的對(duì)象類型
　　3.4.2 VHDL語言的數(shù)據(jù)類型
　　3.4.3 不同數(shù)據(jù)類型之間的轉(zhuǎn)換
　3.5 VHDL語言運(yùn)算操作符
　3.6 VHDL語言的描述語句
　　3.6.1 有關(guān)規(guī)則和基本語句
　　3.6.2 并發(fā)描述語句
　　3.6.3 順序描述語句
　　3.6.4 其他語句
　3.7 VHDL的層次結(jié)構(gòu)設(shè)計(jì)
　　3.7.1 參數(shù)與參數(shù)配置
　　3.7.2 元件與元件例化
　　3.7.3 generate語句
　　3.7.4 子程序（Subprogram）
　　3.7.5 VHDL的行為級(jí)建模與RTL建模
　3.8 有限狀態(tài)機(jī)（FSM）
　　3.8.1 有限狀態(tài)機(jī)（FSM）
　　3.8.2 一個(gè)FSM的RTL代碼實(shí)例
第4章 Xilinx IP核
　4.1 Xilinx的IP介紹
　4.2 Xilinx IP配置工具及使用方法
　4.3 時(shí)鐘管理IP
　　4.3.1 DCM模塊
　　4.3.2 DCM的使用方法
第5章 FPGA的配置和電源設(shè)計(jì)
　5.1 FPGA的配置
　　5.1.1 FPGA的配置引腳
　　5.1.2 FPGA的配置模式
　　5.1.3 FPGA的配置流程
　　5.1.4 FPGA的配置電路
　5.2 FPGA的電源設(shè)計(jì)
　　5.2.1 FPGA的電源指標(biāo)
　　5.2.2 FPGA的功耗估計(jì)
　　5.2.3 FPGA的電源解決方案
第6章 VHDL程序設(shè)計(jì)實(shí)驗(yàn)
　6.1 實(shí)驗(yàn)一層次化工程的創(chuàng)建
　6.2 實(shí)驗(yàn)二仿真測(cè)試平臺(tái)的創(chuàng)建
　6.3 實(shí)驗(yàn)三存儲(chǔ)器和記錄類型實(shí)驗(yàn)
　6.4 實(shí)驗(yàn)四 n比特計(jì)數(shù)器及RTL驗(yàn)證實(shí)驗(yàn)
　6.5 實(shí)驗(yàn)五比較器實(shí)驗(yàn)
　6.6 實(shí)驗(yàn)六算術(shù)邏輯單元實(shí)驗(yàn)
　6.7 實(shí)驗(yàn)七狀態(tài)機(jī)實(shí)驗(yàn)
　6.8 實(shí)驗(yàn)八計(jì)數(shù)器實(shí)驗(yàn)
　6.9 實(shí)驗(yàn)九 IP核應(yīng)用實(shí)驗(yàn)
　6.10 實(shí)驗(yàn)十數(shù)字時(shí)鐘管理IP核實(shí)驗(yàn)
第7章 FPGA邏輯設(shè)計(jì)實(shí)驗(yàn)
　7.1 實(shí)驗(yàn)一熟悉Xilinx開發(fā)工具
　7.2 實(shí)驗(yàn)二結(jié)構(gòu)體生成向?qū)Ш蚉ACE
　7.3 實(shí)驗(yàn)三全局時(shí)鐘約束實(shí)驗(yàn)
　7.4 實(shí)驗(yàn)四綜合技巧實(shí)驗(yàn)
　7.5 實(shí)驗(yàn)五 IP核生成實(shí)驗(yàn)
　7.6 實(shí)驗(yàn)六 Chipscope調(diào)試實(shí)驗(yàn)
附錄A VHDL關(guān)鍵字
附錄B VHDL中的運(yùn)算操作符
附錄C VHDL中的描述語句及用法
附錄D VHDL中的屬性定義
附錄E IEEE的標(biāo)準(zhǔn)庫
參考文獻(xiàn)