計(jì)算機(jī)組成與體系結(jié)構(gòu)

出版者的話
專家指導(dǎo)委員會(huì)
譯者序
前言

第1章 引言
1.1概述
1.2計(jì)算機(jī)的主要組成部分
1.3計(jì)算機(jī)系統(tǒng)示例
1.4國(guó)際標(biāo)準(zhǔn)化組織
1.5計(jì)算機(jī)的發(fā)展史
1.5.1第零代：機(jī)械計(jì)算器
1.5.2第一代：真空管計(jì)算機(jī)
1.5.3第二代：晶體管計(jì)算機(jī)
1.5.4第三代：集成電路計(jì)算機(jī)
1.5.5第四代：超大規(guī)模集成電路計(jì)算機(jī)
1.5.6摩爾定律
1.6計(jì)算機(jī)的分層組織結(jié)構(gòu)
1.7馮諾伊曼模型
1.8非馮諾伊曼模型
本章小結(jié)
深入閱讀
參考文獻(xiàn)
基本概念和術(shù)語復(fù)習(xí)
練習(xí)題

第2章 計(jì)算機(jī)系統(tǒng)中的數(shù)據(jù)表示方法
2.1概述
2.2位置編碼系統(tǒng)
2.3十進(jìn)制數(shù)和二進(jìn)制數(shù)之間的轉(zhuǎn)換
2.3.1無符號(hào)整數(shù)的轉(zhuǎn)換
2.3.2分?jǐn)?shù)轉(zhuǎn)換
2.3.3以2的指數(shù)冪為基數(shù)的數(shù)制之間的轉(zhuǎn)換
2.4帶符號(hào)整數(shù)的表示方法
2.4.1符號(hào)幅值表示法
2.4.2補(bǔ)碼體系
2.5浮點(diǎn)表示法
2.5.1一個(gè)簡(jiǎn)單的模型
2.5.2浮點(diǎn)算法
2.5.3浮點(diǎn)誤差
2.5.4 IEEE一745浮點(diǎn)標(biāo)準(zhǔn)
2.6字符編碼
2.6.1二進(jìn)制編碼的十進(jìn)制數(shù)
2.6.2EBCDIC
2.6.3ASCII
2.6.4統(tǒng)一字符編碼標(biāo)準(zhǔn)
2.7用于數(shù)據(jù)記錄和傳遞的編碼方式
2.7.1不歸零編碼
2.7.2反轉(zhuǎn)不歸零編碼
2.7.3相位調(diào)制編碼
2.7.4頻率調(diào)制編碼
2.7.5運(yùn)行長(zhǎng)度限制編碼
2.8錯(cuò)誤檢測(cè)與校正
2.8.1循環(huán)冗余碼校驗(yàn)
2.8.2海明編碼
2.8.3里德一所羅門編碼
本章小結(jié)
深入閱讀
參考文獻(xiàn)
基本概念和術(shù)語復(fù)習(xí)
練習(xí)題

第3章 布爾代數(shù)和數(shù)字邏輯
3.1概述
3.2布爾代數(shù)
3.2.1布爾表達(dá)式
3.2.2布爾恒等式
3.2.3布爾表達(dá)式的化簡(jiǎn)
3.2.4反碼
3.2.5布爾函數(shù)的表示方法
3.3邏輯門
3.3.1邏輯門的表示符號(hào)
3.3.2通用門電路
3.3.3多輸入的門電路
3.4數(shù)字電路元件
3.4.1數(shù)字電路及其與布爾代數(shù)的相互關(guān)系
3.4.2集成電路
3.5組合邏輯電路
3.5.1基本概念
3.5.2典型的組合邏輯電路
3.6時(shí)序電路
3.6.1基本概念
3.6.2時(shí)鐘信號(hào)
3.6.3觸發(fā)器
3.6.4典型的時(shí)序邏輯電路
3.7電路設(shè)計(jì)
本章小結(jié)
深入閱讀
參考文獻(xiàn)
基本概念和術(shù)語復(fù)習(xí)
練習(xí)題
卡諾圖專題
3A.1概述
3A.2卡諾圖的描述和基本術(shù)語
3A.3利用卡諾圖化簡(jiǎn)二變量函數(shù)
3A.4利用卡諾圖化簡(jiǎn)三變量函數(shù)
3A.5利用卡諾圖化簡(jiǎn)四變量函數(shù)
3A.6無關(guān)條件
3A.7小結(jié)
練習(xí)題

第4章 MARIE：簡(jiǎn)單計(jì)算機(jī)模型
4.1概述
4.1.1CPU的基本知識(shí)和組成原理
4.1.2總線
4.1.3時(shí)鐘
4.1.4輸入／輸出子系統(tǒng)
4.1.5存儲(chǔ)器組成和尋址方式
4.1.6中斷
4.2MARIE
4.2.1體系結(jié)構(gòu)
4.2.2寄存器和總線
4.2.3指令系統(tǒng)體系結(jié)構(gòu)
4.2.4寄存器傳輸表示法
4.3指令的執(zhí)行過程
4.3.1取指一譯碼一執(zhí)行周期
4.3.2中斷和輸入／輸出
4.4一個(gè)簡(jiǎn)單的程序
4.5有關(guān)編譯程序的討論
4.5.1編譯程序的功能
4.5.2為什么使用匯編語言
4.6MARIE指令集的擴(kuò)充
4.7有關(guān)譯碼的討論：硬件譯碼和微
程序控制譯碼
4.8實(shí)際的計(jì)算機(jī)體系結(jié)構(gòu)
4.8.1 Intel體系結(jié)構(gòu)
4.8.2 MIPS體系結(jié)構(gòu)
本章小結(jié)
深入閱讀
參考文獻(xiàn)
基本概念和術(shù)語復(fù)習(xí)
練習(xí)題

第5章 指令系統(tǒng)體系結(jié)構(gòu)概覽
5.1概述
5.2指令格式
5.2.1指令系統(tǒng)的設(shè)計(jì)
5.2.2小端和大端的位序問題
5.2.3CPU的內(nèi)部存儲(chǔ)機(jī)制：堆棧和寄存器
5.2.4操作數(shù)的數(shù)目和指令的長(zhǎng)度
5.2.5擴(kuò)展操作碼
5.3指令類型
5.4尋址
5.4.1數(shù)據(jù)類型
5.4.2尋址方式
5.5指令流水線
5.6 ISA體系結(jié)構(gòu)的真實(shí)案例
5.6.1 Intel體系結(jié)構(gòu)
5.6.2 MIPS體系結(jié)構(gòu)
5.6.3 Java虛擬機(jī)
本章小結(jié)
深入閱讀
參考文獻(xiàn)
基本概念和術(shù)語復(fù)習(xí)
練習(xí)題

第6章 存儲(chǔ)器
6.1概述
6.2存儲(chǔ)器的類型
6.3存儲(chǔ)器的層次結(jié)構(gòu)
6.4高速緩存存儲(chǔ)器
6.4.1高速緩存的映射模式
6.4.2置換策略
6.4.3有效存取時(shí)間和命中幾率
6.4.4何時(shí)高速緩存的方法會(huì)失效
6.4.5高速緩存的寫策略
6.5虛擬存儲(chǔ)器
6.5.1分頁
6.5.2使用分頁的有效存取時(shí)間
6.5.3綜合舉例：同時(shí)使用高速緩存、TLB和分頁
6.5.4分頁和虛擬存儲(chǔ)器的優(yōu)缺點(diǎn)
6.5.5分段
6.5.6分頁和分段的組合方式
6.6存儲(chǔ)器管理實(shí)例
本章小結(jié)
深入閱讀
參考文獻(xiàn)
基本概念和術(shù)語復(fù)習(xí)
練習(xí)題

第7章 輸入／輸出和存儲(chǔ)系統(tǒng)
7.1概述
7.2AMDAHL定律
7.3輸入／輸出體系結(jié)構(gòu)
7.3.1 I／0的控制方法
7.3.2 I／O總線操作
7.3.3深入討論中斷控制的I／O
7.4磁盤技術(shù)
7.4.1硬盤驅(qū)動(dòng)器
7.4.2軟盤
7.5光盤
7.5.1 CD-ROM
7.5.2DVD
7.5.3光盤記錄方法
7.6磁帶
7.7獨(dú)立磁盤冗余陣列
7.7.1RAID Level O
7.7.2RAID Level 1
7.7.3RAID Level 2
7.7.4RAID Level 3
7.7.5RAID Level 4
7.7.6RAID Level 5
7.7.7RAID Level 6‘
7.7.8混合RAID系統(tǒng)
7.8數(shù)據(jù)壓縮
7.8.1統(tǒng)計(jì)編碼
7.8.2Ziv—Lempet(LZ)字典系統(tǒng)
7.8.3GIF和PNG壓縮
7.8.4 JPEG壓縮
本章小結(jié)
深入閱讀
參考文獻(xiàn)
基本概念和術(shù)語復(fù)習(xí)
練習(xí)題
選擇磁盤存儲(chǔ)器的實(shí)現(xiàn)專題
7A.1概述
7A.2數(shù)據(jù)傳輸模式
7A.3SCSI
7A.4存儲(chǔ)器的區(qū)域網(wǎng)絡(luò)
7A.5其他的I／0連接
7A.6小結(jié)
練習(xí)題

第8章 系統(tǒng)軟件
8.1概述
8.2操作系統(tǒng)
8.2.1操作系統(tǒng)的發(fā)展史
8.2.2操作系統(tǒng)設(shè)計(jì)
8.2.3操作系統(tǒng)服務(wù)
8.3保護(hù)環(huán)境
8.3.1虛擬機(jī)
8.3.2子系統(tǒng)和分區(qū)
8.3.3保護(hù)環(huán)境和計(jì)算機(jī)系統(tǒng)體系結(jié)構(gòu)的發(fā)展進(jìn)程
8.4編程工具
8.4.1匯編程序和匯編
8.4.2鏈接編輯器
8.4.3動(dòng)態(tài)鏈接庫
8.4.4編譯器
8.4.5解釋器
8.5 Java：一種綜合語言
8.6數(shù)據(jù)庫軟件
8.7事務(wù)管理器
本章小結(jié)
深入閱讀
參考文獻(xiàn)
基本概念和術(shù)語復(fù)習(xí)
練習(xí)題

第9章 可選擇的體系結(jié)構(gòu)
9.1概述
9.2 RISC計(jì)算機(jī)
9.3FLYNN分類方法
9.4并行和多處理器體系結(jié)構(gòu)
9.4.1超標(biāo)量和Vuw體系結(jié)構(gòu)
9.4.2矢量處理器
9.4.3互連網(wǎng)絡(luò)
9.4.4共享存儲(chǔ)器的多處理器
9.4.5分布式計(jì)算
9.5新的并行處理方法
9.5.1數(shù)據(jù)流計(jì)算
9.5.2神經(jīng)網(wǎng)絡(luò)
9.5.3脈動(dòng)陣列
本章小結(jié)
深入閱讀
參考文獻(xiàn)
基本概念和術(shù)語復(fù)習(xí)
練習(xí)題

第10章 性能度量和分析
10.1概述
10.2基本的計(jì)算機(jī)性能方程式
10.3數(shù)學(xué)預(yù)備知識(shí)
10.3.1平均數(shù)的意義
10.3.2統(tǒng)計(jì)學(xué)和語義學(xué)
10.4基準(zhǔn)
10.4.1時(shí)鐘速率、M1PS和FLOPS
10.4.2綜合基準(zhǔn)：Whetstone、
Linpack和Dhrystone
10.4.3標(biāo)準(zhǔn)性能評(píng)估公司基準(zhǔn)
10.4.4事務(wù)性能委員會(huì)基準(zhǔn)
10.4.5系統(tǒng)仿真
1O.5 CPU性能優(yōu)化
10.5.1分支優(yōu)化
10.5.2使用好的算法和簡(jiǎn)單的代碼
10.6磁盤性能
10.6.1性能問題
lO.6.2物理性能
10.6.3邏輯性能
本章小結(jié)
深入閱讀
參考文獻(xiàn)
基本概念和術(shù)語復(fù)習(xí)
練習(xí)題

第11章 網(wǎng)絡(luò)組織和體系結(jié)構(gòu)
11.1概述
11.2早期的商業(yè)計(jì)算機(jī)網(wǎng)絡(luò)
11.3早期的學(xué)術(shù)和科學(xué)網(wǎng)絡(luò)：因特網(wǎng)的起源和體系結(jié)構(gòu)
11.4網(wǎng)絡(luò)協(xié)議1：ISO／OsI協(xié)議
11.4.1一個(gè)比喻
11.4.2 OSI參考模型
11.5網(wǎng)絡(luò)協(xié)議2：TCP／IP網(wǎng)絡(luò)結(jié)構(gòu)
11.5.1IPv4網(wǎng)際協(xié)議層
11.5.2IPv4遇到的困難
11.5.3TCP
11.5.4TCP的工作原理
11.5.5IPv6
11.6網(wǎng)絡(luò)組織結(jié)構(gòu)
11.6.1物理傳輸介質(zhì)
11.6.2網(wǎng)絡(luò)接口卡
11.6.3轉(zhuǎn)發(fā)器
11.6.4集線器
11.6.5交換機(jī)
11.6.6網(wǎng)橋和網(wǎng)關(guān)
11.6.7路由器和路由
11.7高容量數(shù)字鏈路
11.7.1數(shù)字分層體系
11.7.2ISDN
11.7.3異步傳輸模式
11.8因特網(wǎng)的概況
11.8.1走進(jìn)因特網(wǎng)
11.8.2遨游因特網(wǎng)
本章小結(jié)
深入閱讀
參考文獻(xiàn)
基本概念和術(shù)語復(fù)習(xí)
練習(xí)題

附錄A 數(shù)據(jù)結(jié)構(gòu)和計(jì)算機(jī)術(shù)語表
部分練習(xí)題答案和提示