EDA與數(shù)字系統(tǒng)設(shè)計

定　價：￥32.00

作　者：	李國麗等編著
出版社：	機械工業(yè)出版社
叢編項：	21世紀普通高等教育規(guī)劃教材
標　簽：	儀表工業(yè)

購買這本書可以去

ISBN：	9787111130710	出版時間：	2005-03-29	包裝：	膠版紙
開本：	小16開	頁數(shù)：	301	字數(shù)：

內(nèi)容簡介

　　《EDA與數(shù)字系統(tǒng)設(shè)計（第2版）》根據(jù)電子技術(shù)基礎(chǔ)課程設(shè)計階段學時少、任務(wù)重的特點，將傳統(tǒng)電子技術(shù)課程設(shè)計內(nèi)容與EDA技術(shù)有機結(jié)合，優(yōu)化訓練和設(shè)計內(nèi)容，以提高將EDA技術(shù)用于數(shù)學系統(tǒng)設(shè)計的能力為目的，深入淺出地對EDA技術(shù)和相關(guān)知識做了介紹?！禘DA與數(shù)字系統(tǒng)設(shè)計（第2版）》介紹了EDA的相關(guān)知識、數(shù)字系統(tǒng)設(shè)計的基本概念和MAX+plus2的使用練習，介紹了VHDL和VerilogHDL硬件描述語言，并給出了若干數(shù)字系統(tǒng)設(shè)計問題。全書內(nèi)容共4章，附錄中給出了一些數(shù)字系統(tǒng)設(shè)計問題的VerilogHDL參考代碼。《EDA與數(shù)字系統(tǒng)設(shè)計》可以作為工科電類或非電類專業(yè)的本科生以及電大學生的電子技術(shù)課程設(shè)計教材或選修課教材，也可供有關(guān)教師和工程技術(shù)人員參考。

作者簡介

暫缺《EDA與數(shù)字系統(tǒng)設(shè)計》作者簡介

圖書目錄

緒論
0.1 數(shù)字系統(tǒng)設(shè)計的基本概念
0.2 數(shù)字系統(tǒng)設(shè)計方法簡介
0.3 可編程邏輯器件簡介
0.4 EDA軟件種類及各自特點
0.5 硬件描述語言簡介
第1章 OuartusⅡ使用練習
1.1 QuartusⅡ概述
1.2 基于QuartusII的電路設(shè)計過程
1.3 計數(shù)器設(shè)計
1.4 掃描顯示電路
1.5 數(shù)字系統(tǒng)設(shè)計實例
第2章 VHDL硬件描述語言
2.1 VHDL概述
2.1.1 VHDL的特點
2.1.2 VHDL語言的基本結(jié)構(gòu)
2.1.3 VHDL語言的實體(ENTITY)說明語句
2.1.4 VHDL語言的結(jié)構(gòu)體(ARCHITECTURE)
2.1.5 程序包(PACKAGE)、庫(HBRARY)和USE語句
2.2 VHDL的數(shù)據(jù)類型和數(shù)據(jù)對象
2.2.1 VHDL的標記
2.2.2 VHDL的數(shù)據(jù)類型
2.2.3 VHDL的運算符
2.2.4 VHDL的數(shù)據(jù)對象
2.3 VHDL設(shè)計的基本語句
2.3.1 并行信號賦值語句
2.3.2 條件賦值語句WHEN-ELSE
2.3.3 選擇信號賦值語句WITH—SEIIECT
2.3.4 塊(BLOCK)語句
2.3.5 IF—ELSE語句
2.3.6 CASE.WHEN語句
2.3.7 FOR—LOOP語句
2.4 VHDL高級語句
2.4.1 進程(PROCESS)語句
2.4.2 元件(COMPONENT)定義語句和元件例化(PORTMAP)語句
2.4.3 生成(GENERATE)語句
2.4.4 子程序(SUBPROGRAM)
2.4.5 程序包的設(shè)計
2.5 VHDL設(shè)計實例
2.5.1 常見的組合邏輯電路設(shè)計
2.5.2 常見的時序邏輯電路設(shè)計
2.5.3 狀態(tài)機設(shè)計
第3章 VerilogHDL硬件描述語言
3.1 VerilogHDL概述
3.1.1 VerilogHDL的特點
3.1.2 VerilogHDL的基本結(jié)構(gòu)
3.2 VerilogHDL語言要素
3.2.1 基本語法定義
3.2.2 數(shù)據(jù)類型
3.2.3 運算符
3.2.4 VerilogHDL編譯向?qū)?br />3.2.5 系統(tǒng)任務(wù)與系統(tǒng)函數(shù)
3.3 VerilogHDL基本語句
3.3.1 賦值語句
3.3.2 條件語句
3.3.3 循環(huán)語句
3.3.4 塊語句
3.3.5 結(jié)構(gòu)化語句
3.3.6 任務(wù)與函數(shù)
3.4 VerilogHDL門元件和結(jié)構(gòu)描述
3.4.1 f門元件
3.4.2 門級結(jié)構(gòu)描述舉例
3.4.3 VerilogHDL程序設(shè)計的描述方式
3.5 仿真驗證
3.6 可綜合性描述
3.7 設(shè)計實例
3.7.1 譯碼電路
3.7.2 編碼電路
3.7.3 數(shù)據(jù)分配器
3.7.4 同步計數(shù)器
3.7.5 移位寄存器
3.7.6 有限狀態(tài)機的設(shè)計
3.7.7 復雜邏輯電路設(shè)計
第4章數(shù)字系統(tǒng)設(shè)計題目
4.1 多功能數(shù)字鐘的設(shè)計
4.1.1 設(shè)計要求
4.1.2 設(shè)計提示
4.2 數(shù)字式競賽搶答器
4.2.1 設(shè)計要求
4.2.2 設(shè)計提示
4.3 數(shù)字頻率計
4.3.1 設(shè)計要求
4.3.2 設(shè)計提示
4.4 拔河游戲機
4.4.1 設(shè)計要求
4.4.2 設(shè)計提示
4.5 洗衣機控制器
4.5.1 設(shè)計要求
4.5.2 設(shè)計提示
4.6 電子密碼鎖
4.6.1 設(shè)計要求
4.6.2 設(shè)計提示
4.7 脈沖按鍵電話按鍵顯示器
4.7.1 設(shè)計要求
4.7.2 設(shè)計提示
4.8 乘法器
4.8.1 設(shè)計要求
4.8.2 設(shè)計提示
4.9 乒乓球比賽游戲機
4.9.1 設(shè)計要求
4.9.2 設(shè)計提示
4.10 具有四種信號燈的交通燈控制器
4.10.1 設(shè)計要求
4.10.2 設(shè)計提示
4.11 出租車自動計費器
4.11.1 設(shè)計要求
4.11.2 設(shè)計提示
4.12 自動售郵票機
4.12.1 設(shè)計要求
4.12.2 設(shè)計提示
4.13 電梯控制器
4.13.1 設(shè)計要求
4.13.2 設(shè)計提示
附錄
附錄A MAX＋PLUS使用練習
附錄B 部分數(shù)字系統(tǒng)設(shè)計VHDL參考代碼
B.1 多功能數(shù)字鐘主控電路
B.2 數(shù)字式競賽搶答器主控電路
B.3 洗衣機控制器主控電路
B.4 密碼鎖主控電路
B.5 乘法器主控電路
B.6 乒乓球比賽游戲機主控電路
B.7 具有四種信號燈的交通燈控制器主控電路
B.8 出租車自動計費器主控電路
B.9 自動售郵票機主控電路
B.10 電梯控制器主控電路
附錄C 部分數(shù)字系統(tǒng)設(shè)計VerilogHDL參考
代碼
C.1 多功能數(shù)字鐘主控電路
C.2 數(shù)字式競賽搶答器主控電路
C.3 洗衣機控制器主控電路
C.4 電子密碼鎖主控電路
C.5 乘法器主控電路
C.6 乒乓球比賽游戲機主控電路
C.7 具有四種信號燈的交通燈控制器主控電路
C.8 出租車自動計費器主控電路
C.9 自動售郵票機主控電路
C.10 電梯控制器主控電路
附錄D VHDL標準程序包文件
附錄E 開發(fā)板簡介
E.1 DE2開發(fā)板簡介
E.2 DE2中目標芯片與其他硬件資源的引腳連接
E.3 HF03型EDA實驗箱
E.4 HF03中目標芯片與其他硬件資源的引腳連接
參考文獻