可編程邏輯器件實(shí)驗(yàn)

定　價(jià)：￥19.00

作　者：	江國強(qiáng)
出版社：	電子工業(yè)出版社
叢編項(xiàng)：	新編電氣與電子信息類本科規(guī)劃教材
標(biāo)　簽：	可編程控制器

購買這本書可以去

ISBN：	9787121017100	出版時(shí)間：	2005-09-01	包裝：	平裝
開本：	16開	頁數(shù)：	194	字?jǐn)?shù)：

內(nèi)容簡介

　　本書分為3章，包括EDA6000/EDA2000實(shí)驗(yàn)開發(fā)系統(tǒng)、基本實(shí)驗(yàn)和綜合實(shí)驗(yàn).另外在附錄中還介紹了XILINX開發(fā)環(huán)境的使用方法。全書安排了用原理圖編輯輸入法和VHDL、Verilog HDL文本編輯輸入法實(shí)現(xiàn)的各類數(shù)字電路和系統(tǒng)設(shè)計(jì)實(shí)驗(yàn)。每個(gè)實(shí)驗(yàn)都包含輸入編輯、編譯、仿真、引腳鎖定和編程下載等過程，實(shí)驗(yàn)設(shè)計(jì)的電路最后下載到FPGA或CPLD目標(biāo)芯片中，并在EDA600或EDA2000實(shí)驗(yàn)平臺上進(jìn)行硬件驗(yàn)證。每個(gè)實(shí)驗(yàn)都附有思考題，供讀者獨(dú)立完成相關(guān)的實(shí)驗(yàn)。與本書配套的EDA6000/EDA2000實(shí)驗(yàn)開發(fā)系統(tǒng)軟件和每個(gè)實(shí)驗(yàn)設(shè)計(jì)的源文件、目標(biāo)芯片的引腳鎖定文件（.acf）、實(shí)驗(yàn)?zāi)Ｊ轿募傻卿浫A信教育資源網(wǎng)（www.hxedu.com.cn）獲得。本書可作為高等工科院校電子、通信、信息和自動化等類專來的可編程邏輯器件設(shè)計(jì)與應(yīng)用、硬件描述語言（VHDL和VerilogHDL）設(shè)計(jì)與應(yīng)用等方面課程的實(shí)驗(yàn)教材和學(xué)習(xí)參考書。

作者簡介

暫缺《可編程邏輯器件實(shí)驗(yàn)》作者簡介

圖書目錄

第1章 EDA6000/EDA2000實(shí)驗(yàn)開發(fā)系統(tǒng)
1.1 EDA6000/EDA2000實(shí)驗(yàn)開發(fā)系統(tǒng)的特點(diǎn)
1.2 EDA6000/EDA2000實(shí)驗(yàn)開發(fā)系統(tǒng)的使用方法
1.2.1 EDA6000/EDA2000實(shí)驗(yàn)開發(fā)系統(tǒng)的硬件結(jié)構(gòu)
1.2.2 EDA6000/EDA2000軟件平臺的使用方法
1.3 可編程邏輯器件實(shí)驗(yàn)操作基礎(chǔ)
1.3.1 編輯輸入設(shè)計(jì)文件
1.3.2 設(shè)計(jì)文件的編譯與綜合
1.3.3 仿真設(shè)計(jì)文件
1.3.4 引腳鎖定
1.3.5 建立實(shí)驗(yàn)?zāi)Ｊ?br />1.3.6 下載設(shè)計(jì)文件
1.3.7 硬件驗(yàn)證設(shè)計(jì)文件
1.3.8 修改實(shí)驗(yàn)?zāi)Ｊ?br />第2章基本實(shí)驗(yàn)
2.1 【實(shí)驗(yàn)1】全加器設(shè)計(jì)
2.1.1 實(shí)驗(yàn)要求
2.1.2 設(shè)計(jì)原理
2.1.3 實(shí)驗(yàn)步驟
2.1.4 思考題
2.2 【實(shí)驗(yàn)2】4位加法器設(shè)計(jì)
2.2.1 實(shí)驗(yàn)要求
2.2.2 設(shè)計(jì)原理
2.2.3 實(shí)驗(yàn)步驟
2.2.4 思考題
2.3 【實(shí)驗(yàn)3】4選1數(shù)據(jù)選擇器的設(shè)計(jì)
2.3.1 實(shí)驗(yàn)要求
2.3.2 設(shè)計(jì)原理
2.3.3 實(shí)驗(yàn)步驟
2.3.4 思考題
2.4 【實(shí)驗(yàn)4】四總線緩沖器的設(shè)計(jì)
2.4.1 實(shí)驗(yàn)要求
2.4.2 設(shè)計(jì)原理
2.4.3 實(shí)驗(yàn)步驟
2.4.4 思考題
2.5 【實(shí)驗(yàn)5】3-8線譯碼器的設(shè)計(jì)
2.5.1 實(shí)驗(yàn)要求
2.5.2 設(shè)計(jì)原理
2.5.3 實(shí)驗(yàn)步驟
2.5.4 思考題
2.6 【實(shí)驗(yàn)6】BCD-七段顯示譯碼器的設(shè)計(jì)
2.6.1 實(shí)驗(yàn)要求
2.6.2 設(shè)計(jì)原理
2.6.3 實(shí)驗(yàn)步驟
2.6.4 思考題
2.7 【實(shí)驗(yàn)7】基本RS觸發(fā)器設(shè)計(jì)
2.7.1 實(shí)驗(yàn)要求
2.7.2 設(shè)計(jì)原理
2.7.3 實(shí)驗(yàn)步驟
2.7.4 思考題
2.8 【實(shí)驗(yàn)8】邊沿JK觸發(fā)器設(shè)計(jì)
2.8.1 實(shí)驗(yàn)要求
2.8.2 設(shè)計(jì)原理
2.8.3 實(shí)驗(yàn)步驟
2.8.4 思考題
2.9 【實(shí)驗(yàn)9】4位二進(jìn)制加法計(jì)數(shù)器設(shè)計(jì)
2.9.1 實(shí)驗(yàn)要求
2.9.2 設(shè)計(jì)原理
2.9.3 實(shí)驗(yàn)步驟
2.9.4 思考題
2.10 【實(shí)驗(yàn)10】4位右移移位寄存器設(shè)計(jì)
2.10.1 實(shí)驗(yàn)要求
2.10.2 設(shè)計(jì)原理
2.10.3 實(shí)驗(yàn)步驟
2.10.4 思考題
2.11 【實(shí)驗(yàn)11】有時(shí)鐘使能的兩位十進(jìn)制計(jì)數(shù)器設(shè)計(jì)
2.11.1 實(shí)驗(yàn)要求
2.11.2 設(shè)計(jì)原理
2.11.3 實(shí)驗(yàn)步驟
2.11.4 思考題
2.12 【實(shí)驗(yàn)12】數(shù)控分頻器的設(shè)計(jì)
2.12.1 實(shí)驗(yàn)要求
2.12.2 設(shè)計(jì)原理
2.12.3 實(shí)驗(yàn)步驟
2.12.4 思考題
2.13 【實(shí)驗(yàn)13】譯碼掃描顯示電路設(shè)計(jì)
2.13.1 實(shí)驗(yàn)要求
2.13.2 設(shè)計(jì)原理
2.13.3 實(shí)驗(yàn)步驟
2.13.4 思考題
2.14 【實(shí)驗(yàn)14】序列信號檢測器的設(shè)計(jì)
2.14.1 實(shí)驗(yàn)要求
2.14.2 設(shè)計(jì)原理
2.14.3 實(shí)驗(yàn)步驟
2.14.4 思考題
2.15 【實(shí)驗(yàn)15】DAC0832電路控制器的設(shè)計(jì)
2.15.1 實(shí)驗(yàn)要求
2.15.2 設(shè)計(jì)原理
2.15.3 實(shí)驗(yàn)步驟
2.15.4 思考題
2.16 【實(shí)驗(yàn)16】ADC0809采樣控制器的設(shè)計(jì)
2.16.1 實(shí)驗(yàn)要求
2.16.2 設(shè)計(jì)原理
2.16.3 實(shí)驗(yàn)步驟
2.16.4 思考題
第3章綜合實(shí)驗(yàn)
3.1 【實(shí)驗(yàn)1】4位十進(jìn)制頻率計(jì)的設(shè)計(jì)
3.1.1 實(shí)驗(yàn)要求
3.1.2 設(shè)計(jì)原理
3.1.3 實(shí)驗(yàn)步驟
3.1.4 思考題
3.2 【實(shí)驗(yàn)2】秒表設(shè)計(jì)
3.2.1 實(shí)驗(yàn)要求
3.2.2 設(shè)計(jì)原理
3.2.3 實(shí)驗(yàn)步驟
3.2.4 思考題
3.3 【實(shí)驗(yàn)3】計(jì)時(shí)電路設(shè)計(jì)
3.3.1 實(shí)驗(yàn)要求
3.3.2 設(shè)計(jì)原理
3.3.3 實(shí)驗(yàn)步驟
3.3.4 思考題
3.4 【實(shí)驗(yàn)4】電子搶答器設(shè)計(jì)
3.4.1 實(shí)驗(yàn)要求
3.4.2 設(shè)計(jì)原理
3.4.3 實(shí)驗(yàn)步驟
3.4.4 思考題
3.5 【實(shí)驗(yàn)5】8位CPU的設(shè)計(jì)
3.5.1 實(shí)驗(yàn)要求
3.5.2 設(shè)計(jì)原理
3.5.3 實(shí)驗(yàn)步驟
3.5.4 思考題
附錄A EDA6000/EDA2000實(shí)驗(yàn)開發(fā)系統(tǒng)預(yù)先保存的實(shí)驗(yàn)
附錄B XILINX開發(fā)環(huán)境的使用方法
參考文獻(xiàn)