電路和電子技術(shù)（下）

第5章半導(dǎo)體器件
5.1半導(dǎo)體的基礎(chǔ)知識(shí)
5.1.1本征半導(dǎo)體
5.1.2雜質(zhì)半導(dǎo)體
5.1.3PN結(jié)
5.2半導(dǎo)體二極管
5.2.1極管的基本結(jié)構(gòu)
5.2.2極管的伏安特性
5.2.3二極管的主要參數(shù)
5.2.4二極管的主要應(yīng)用
5.3硅穩(wěn)壓二極管
5.3.1硅穩(wěn)壓二極管的伏安特性
5.3.2穩(wěn)壓二極管的主要參數(shù)
5.3.3硅穩(wěn)壓二極管穩(wěn)壓電路
5.4半導(dǎo)體三極管
5.4.1三極管的結(jié)構(gòu).分類和符號(hào)
5.4.2三極管的工作狀態(tài)
5.4.3三極管的特性曲線
5.4.4三極管的主要參數(shù)
5.4.5三極管的微變等效電路
5.5絕緣柵型場效應(yīng)管
5.5.1絕緣柵場效應(yīng)管的基本結(jié)構(gòu)
5.5.2場效應(yīng)管的工作原理
5.5.3場效應(yīng)管的特性曲線
5.5.4場效應(yīng)管的微變等效電路
5.5.5場效應(yīng)管的主要參數(shù)
5.6電力半導(dǎo)體器件
5.6.1晶閘管
5.6.2晶閘管的應(yīng)用
5.6.3晶閘管的觸發(fā)電路
5.6.4全控型開關(guān)器件
習(xí)題
第6章交流放大電路
6.1共發(fā)射極放大電路
6.1.1放大電路的概念
6.1.2基本放大電路的工作原理
6.1.3放大電路的靜態(tài)分析
6.1.4放大電路的動(dòng)態(tài)分析
6.2靜態(tài)工作點(diǎn)穩(wěn)定的放大電路
6.2.1溫度變化對靜態(tài)工作點(diǎn)的影響
6.2.2分壓式偏置電路
6.2.3靜態(tài)分析
6.2.4動(dòng)態(tài)分析
6.3共集電極放大電路
6.3.1靜態(tài)分析
6.3.2動(dòng)態(tài)分析
6.3.3特點(diǎn)和應(yīng)用
6.4多級(jí)放大電路
6.4.1多級(jí)放大電路的級(jí)間耦合方式
6.4.2阻容耦合放大電路的分析
6.4.3阻容耦合放大電路的頻率特性
6.5差動(dòng)放大電路
6.5.1直接耦合放大電路的零點(diǎn)漂移
6.5.2差動(dòng)放大電路的組成和工作原理
6.5.3差動(dòng)放大電路的輸入輸出方式
6.6功率放大電路
6.6.1功率放大電路的概念
6.6.2互補(bǔ)對稱功率放大電路
6.6.3集成功率放大器
6.7場效應(yīng)管放大電路
6.7.1靜態(tài)分析
6.7.2動(dòng)態(tài)分析
習(xí)題
第7章集成運(yùn)算放大器
7.1集成運(yùn)放的結(jié)構(gòu).特性和分析依據(jù)
7.1.1集成運(yùn)放的結(jié)構(gòu)和參數(shù)
7.1.2集成運(yùn)放的理想化模型
7.1.3集成運(yùn)放的電壓傳輸特性和分析依據(jù)
7.2運(yùn)放在模擬運(yùn)算方面的應(yīng)用
7.2.1比例運(yùn)算電路
7.2.2模擬運(yùn)算電路
7.3放大電路中的負(fù)反饋
7.3.1反饋的基本概念
7.3.2負(fù)反饋的四種典型組態(tài)
7.3.3反饋類型的判別
7.3.4負(fù)反饋對放大電路性能的影響
7.4運(yùn)放在信號(hào)處理方面的應(yīng)用
7.4.1有源濾波器
7.4.2電壓比較器
7.5信號(hào)產(chǎn)生電路
7.5.1正弦波振蕩電路
7.5.2方波發(fā)生器
7.5.3三角波發(fā)生器
7.5.4鋸齒波發(fā)生器
7.5.5函數(shù)發(fā)生器簡介
習(xí)題
第8章電源技術(shù)
8.1電源技術(shù)的基本內(nèi)容
8.2直流穩(wěn)壓電源
8.2.1直流穩(wěn)壓電源的主要指標(biāo)及種類
8.2.2串聯(lián)式線性穩(wěn)壓電源
8.2.3集成穩(wěn)壓器
8.2.4如何選擇使用集成穩(wěn)壓器
8.3開關(guān)型穩(wěn)壓電源
8.3.1開關(guān)型穩(wěn)壓電源的組成
8.3.2脈寬調(diào)制式串聯(lián)型開關(guān)穩(wěn)壓電源的基本工作原理
8.4交流穩(wěn)壓電源
8.5逆變電路
8.5.1逆變的概念
8.5.2電壓型逆變電路
8.5.3電流型逆變電路
8.5.4PWM逆變電路
8.6不間斷電源UPS簡介
習(xí)題
第9章組合邏輯電路
9.1邏輯關(guān)系
9.1.1基本邏輯關(guān)系
9.1.2復(fù)合邏輯關(guān)系
9.2邏輯門電路
9.2.1分立元件門電路
9.2.2TTL集成門電路
9.2.3CMOS門電路
9.3邏輯函數(shù)的表示和化簡
9.3.1邏輯代數(shù)的基本定律和運(yùn)算規(guī)則
9.3.2邏輯函數(shù)的表示方法
9.3.3邏輯函數(shù)的化簡
9.4組合邏輯電路的分析與設(shè)計(jì)
9.4.1組合邏輯電路的分析
9.4.2組合邏輯電路的設(shè)計(jì)
9.5常用的集成組合邏輯電路
9.5.1加法器
9.5.2編碼器
9.5.3譯碼器
9.5.4數(shù)值比較器
9.5.5數(shù)據(jù)選擇器
習(xí)題
第10章時(shí)序邏輯電路
10.1雙穩(wěn)態(tài)觸發(fā)器
10.1.1基本RS觸發(fā)器
10.1.2同步RS觸發(fā)器
10.1.3JK觸發(fā)器
10.1.4D觸發(fā)器
10.1.5T觸發(fā)器和T'觸發(fā)器
10.1.6集成觸發(fā)器及其邏輯功能的轉(zhuǎn)換
10.2寄存器
10.2.1數(shù)碼寄存器
10.2.2移位寄存器
10.3計(jì)數(shù)器
10.3.1二進(jìn)制計(jì)數(shù)器
10.3.2十進(jìn)制加法計(jì)數(shù)器
10.3.3N進(jìn)制計(jì)數(shù)器
10.3.4中規(guī)模集成計(jì)數(shù)器
10.4單穩(wěn)態(tài)觸發(fā)器
10.4.1555定時(shí)器的組成和功能
10.4.2由555定時(shí)器構(gòu)成的單穩(wěn)態(tài)觸發(fā)器
10.4.3集成單穩(wěn)態(tài)觸發(fā)器
10.4.4單穩(wěn)態(tài)觸發(fā)器的應(yīng)用舉例
10.5多諧振蕩器
10.5.1由555定時(shí)器構(gòu)成的多諧振蕩器
10.5.2石英晶體多諧振蕩器
10.6施密特觸發(fā)器
10.7數(shù)字電路應(yīng)用舉例
習(xí)題
第11章模擬量與數(shù)字量的轉(zhuǎn)換
11.1數(shù)模轉(zhuǎn)換器(DAC)
11.1.1數(shù)模轉(zhuǎn)換器(DAC)的轉(zhuǎn)換原理
11.1.2DA轉(zhuǎn)換器的主要參數(shù)
11.1.3集成數(shù)模轉(zhuǎn)換器(DAC)
11.2模數(shù)轉(zhuǎn)換器(ADC)
11.2.1模數(shù)轉(zhuǎn)換器(ADC)的轉(zhuǎn)換原理
11.2.2AD轉(zhuǎn)換器的主要參數(shù)
11.2.3集成模數(shù)轉(zhuǎn)換器
11.3模擬開關(guān)及采樣保持電路
11.3.1模擬開關(guān)
11.3.2采樣一保持電路
習(xí)題
第12章PLD技術(shù)及其應(yīng)用
12.1可編程邏輯器件
12.1.1早期的PLD器件
12.1.2CPLD的結(jié)構(gòu)特點(diǎn)和編程工藝
12.1.3FPGA的結(jié)構(gòu)特點(diǎn)和編程工藝
12.1.4FPGA／CPLD的比較
12.1.5PLD廠商及產(chǎn)品介紹
12.2可編程邏輯器件的開發(fā)環(huán)境
12.2.1MAX+PLUSⅡ設(shè)計(jì)流程
12.2.2設(shè)計(jì)輸入
12.2.3編譯設(shè)計(jì)項(xiàng)目
12.2.4設(shè)計(jì)項(xiàng)目的模擬仿真
12.2.5時(shí)間分析
12.2.6器件編程
12.3硬件描述語言
12.3.1概述
12.3.2VHDL語言程序的基本結(jié)構(gòu)
12.3.3VHDL語言的數(shù)據(jù)類型及運(yùn)算操作符
12.3.4VHDL順序語句
12.3.5VHDL并行語句
12.3.6命名規(guī)則和注解標(biāo)記
12.3.7VHDL程序設(shè)計(jì)實(shí)例
習(xí)題
部分習(xí)題參考答案
參考文獻(xiàn)