數(shù)字邏輯與VHDL設計

定　價：￥15.00

作　者：	侯樹文編
出版社：	中國水利水電出版社
叢編項：
標　簽：	數(shù)字電路硬件描述語言 VHDL

購買這本書可以去

ISBN：	9787508417516	出版時間：	2004-01-01	包裝：	平裝
開本：	26cm	頁數(shù)：	120	字數(shù)：

內容簡介

　　本書是應用VHDL語言進行數(shù)字電路邏輯設計的初級教程，力求簡明實用，通俗易懂，可使每一位同學或初學者能夠在最短的時間內，掌握這一現(xiàn)代電子設計的重要方法；為今后的學習、研究、技術創(chuàng)新乃至求職等，打下良好的基礎和提供更大的發(fā)展空間。本書內容包括：基本邏輯電路與羅輯芯片，邏輯電路的VHDL基本描述，組合邏輯的VHDL設計，時序邏輯的VHDL設計，應用設計與課程設計選題等五章，并在附錄中給出了VHDL的基本語言元素和VHDL的基本語句。本書可作為高等學校相關專業(yè)的電子設計課程或數(shù)字邏輯課程設計的教材，也可以作為數(shù)字電子技術等課程的補充教材或教學參考書。對于想進一步學習現(xiàn)代電子設計的讀者，閱讀本書也將是一個很好的選擇。

作者簡介

暫缺《數(shù)字邏輯與VHDL設計》作者簡介

圖書目錄

第一章基本邏輯電路與邏輯芯片
　第一節(jié) 基本門電路
　第二節(jié) 邏輯關系的表達及運算
　第三節(jié) 組合邏輯電路
　第四節(jié) 基本觸發(fā)器
　第五節(jié) 時序邏輯電路
　第六節(jié) 數(shù)字邏輯芯片及其應用
第二章邏輯電路的VHDL基本描述
　第一節(jié) VHDL描述邏輯電路的最簡形式
　第二節(jié) VHDL描述邏輯電路的元件組合形式
　第三節(jié) VHDL描述邏輯電路的進程形式
　第四節(jié) VHDL描述邏輯電路的數(shù)據(jù)流形式
第三章組合邏輯的VHDL設計
　第一節(jié) 編碼器設計
　第二節(jié) 譯碼器設計
　第三節(jié) 數(shù)據(jù)選擇器設計
　第四節(jié) 加法器設計
　第五節(jié) 比較器與奇偶校驗器設計
第四章時序邏輯的VHDL設計
　第一節(jié) 觸發(fā)器設計
　第二節(jié) 寄存器設計
　第三節(jié) 計數(shù)器設計
　第四節(jié) 緩沖器與鎖存器設計
第五章應用設計與課程設計選題
　第一節(jié) 簡單應用設計
　第二節(jié) 簡單控制系統(tǒng)設計
　第三節(jié) 多輸入多輸出系統(tǒng)的真值表設計
　第四節(jié) 課程設計參考選題
附錄一 VHDL的基本語言元素
附錄二 VHDL的基本語句