數(shù)字邏輯電路設(shè)計(jì)

第1章 數(shù)字系統(tǒng)與編碼
1. 1 數(shù)字系統(tǒng)中的進(jìn)位制
1. 1. 1 數(shù)制
1. 1. 2 數(shù)制轉(zhuǎn)換
1. 2 數(shù)字系統(tǒng)中的編碼
1. 2. 1 帶符號(hào)數(shù)的代碼表示
1. 2. 2 十進(jìn)制數(shù)的二進(jìn)制編碼
1. 2. 3 可靠性編碼
1. 2. 4 字符編碼
小結(jié)
習(xí)題與思考題
第2章 數(shù)字電路
2. 1 數(shù)字信號(hào)基礎(chǔ)
2. 1. 1 脈沖信號(hào)
2. 1. 2 邏輯電平與正. 負(fù)邏輯
2. 2 半導(dǎo)體器件的開(kāi)關(guān)特性
2. 2. 1 二極管的開(kāi)關(guān)特性
2. 2. 2 三極管的開(kāi)關(guān)特性
2. 2. 3 MOS管的開(kāi)關(guān)特性
2. 3 基本邏輯門(mén)電路
2. 3. 1 與門(mén). 或門(mén)和非門(mén)
2. 3. 2 復(fù)合門(mén)
2. 3. 3 三態(tài)門(mén)與傳輸門(mén)
2. 4 TTL集成門(mén)電路
2. 4. 1 數(shù)字集成電路的分類(lèi)
2. 4. 2 TTL與非門(mén)
2. 4. 3 柒電極開(kāi)路的與非門(mén)
2. 4. 4 使用TTL門(mén)電路的注意事項(xiàng)
2. 5 CMOS集成門(mén)電路
2. 5. 1 CMOS非門(mén)
2. 5. 2 CMOS三態(tài)門(mén)
2. 5. 3 CMOS門(mén)電路的特點(diǎn)與使用注意事項(xiàng)
2. 6 TTL電路與CMOS電路之間的接口電路
2. 6. 1 三極管組成的接口電路
2. 6. 2 其他接口電路
小結(jié)
習(xí)題與思考題
第3章 組合邏輯設(shè)計(jì)
3. 1 邏輯代數(shù)基礎(chǔ)
3. 1. 1 邏輯變量及基本邏輯運(yùn)算
3. 1. 2 邏輯代數(shù)的基本公式. 定理與規(guī)則
3. 1. 3 邏輯函數(shù)及其表達(dá)式
3. 2 邏輯函數(shù)的化簡(jiǎn)
3. 2. 1 代數(shù)化簡(jiǎn)法
3. 2. 2 卡諾圖化簡(jiǎn)法
3. 2. 3 列表化簡(jiǎn)法
3. 2. 4 邏輯函數(shù)化簡(jiǎn)中的兩個(gè)實(shí)際問(wèn)題
3. 3 組合邏輯電路的分析
3. 3. 1 組合邏輯電路分析的一般方法
3. 3. 2 組合邏輯電路分析舉例
3. 4 組合邏輯電路的設(shè)計(jì)
3. 4. 1 組合邏輯電路設(shè)計(jì)的一般方法
3. 4. 2 組合邏輯電路設(shè)計(jì)中應(yīng)考慮的問(wèn)題
3. 5 ABEL硬件描述語(yǔ)言
3. 5. 1 ABEL語(yǔ)言程序結(jié)構(gòu)
3. 5. 2 方程描述
3. 5. 3 真值表描述
3. 5. 4 測(cè)試向量
3. 6 VHDL硬件描述語(yǔ)言
3. 6. 1 VHDL的模型結(jié)構(gòu)
3. 6. 2 VHDL語(yǔ)言要素
3. 6. 3 VHDL語(yǔ)言的基本描述方法
3. 6. 4 VHDL程序設(shè)計(jì)深入
3. 7 基本組合邏輯電路的設(shè)計(jì)舉例
3. 7. 1 半加器和全加器的設(shè)計(jì)
3. 7. 2 BCD碼編碼器和七段顯示譯碼器的設(shè)計(jì)
3. 7. 3 代碼轉(zhuǎn)換電路的設(shè)計(jì)
3. 8 組合邏輯電路中的競(jìng)爭(zhēng)與險(xiǎn)象
3. 8. 1 競(jìng)爭(zhēng)現(xiàn)象與險(xiǎn)象的產(chǎn)生
3. 8. 2 險(xiǎn)象的分類(lèi)
3. 8. 3 險(xiǎn)象的判斷
3. 8. 4 險(xiǎn)象的消除
小結(jié)
習(xí)題與思考題
第4章 觸發(fā)器
4. 1 雙穩(wěn)態(tài)觸發(fā)器
4. 1. 1 RS觸發(fā)器
4. 1. 2 JK觸發(fā)器
4. 1. 3 D觸發(fā)器
4. 1. 4 T觸發(fā)器
4. 1. 5 觸發(fā)器的時(shí)間參數(shù)
4. 2 單穩(wěn)態(tài)觸發(fā)器
4. 3 多諧振蕩器
4. 3. 1 RC環(huán)形多諧振蕩器
4. 3. 2 石英晶體多諧振蕩器
4. 4 施密特觸發(fā)器
小結(jié)
習(xí)題與思考題
第5章 時(shí)序邏輯電路的分析與設(shè)計(jì)
5. 1 時(shí)序邏輯電路的結(jié)構(gòu)與類(lèi)型
5. 1. 1 Mealy型電路
5. 1. 2 Moore型電路
5. 2 同步時(shí)序邏輯電路的分析
5. 2. 1 同步時(shí)序邏輯電路的分析方法
5. 2. 2 常用同步時(shí)序邏輯電路
5. 3 同步時(shí)序邏輯電路的設(shè)計(jì)
5. 3. 1 建立原始狀態(tài)表
5. 3. 2 狀態(tài)表的化簡(jiǎn)
5. 3. 3 狀態(tài)分配
5. 3. 4 求激勵(lì)函數(shù)和輸出函數(shù)
5. 4 ABEL語(yǔ)言時(shí)序電路的設(shè)計(jì)特點(diǎn)
5. 4. 1 寄存器的描述
5. 4. 2 狀態(tài)圖描述
5. 4. 3 狀態(tài)圖中輸出信號(hào)的表示方法
5. 5 VHDL時(shí)序電路的設(shè)計(jì)特點(diǎn)
5. 5. 1 電路的時(shí)鐘控制
5. 5. 2 狀態(tài)圖的VHDL描述
5. 6 同步時(shí)序邏輯電路設(shè)計(jì)舉例
小結(jié)
習(xí)題與思考題
第6章 集成電路的邏輯設(shè)計(jì)與可編程邏輯器件
6. 1 常用中規(guī)模通用集成電路
6. 1. 1 二進(jìn)制并行加法器
6. 1. 2 譯碼器和編碼器
6. 1. 3 多路選擇器和多路分配器
6. 1. 4 數(shù)值比較器
6. 1. 5 奇偶發(fā)生／校驗(yàn)器
6. 2 半導(dǎo)體存儲(chǔ)器
6. 2. 1 概述
6. 2. 2 隨機(jī)讀寫(xiě)存儲(chǔ)器
6. 2. 3 只讀存儲(chǔ)器ROM
6. 3 可編程邏輯器件
6. 3. 1 PLD概述
6. 3. 2 作為可編程邏輯器件的ROM
6. 3. 3 可編程邏輯陣列PLA
6. 3. 4 可編程陣列邏輯PAL
6. 3. 5 通用陣列邏輯GAL
小結(jié)
習(xí)題與思考題
第7章 高密度可編程器件
7. 1 在系統(tǒng)可編程技術(shù)
7. 1. 1 ISP技術(shù)的數(shù)字系統(tǒng)設(shè)計(jì)
7. 1. 2 ISP技術(shù)的數(shù)字系統(tǒng)生產(chǎn)
7. 2 ISP邏輯器件
7. 2. 1 ispLSI系列
7. 2. 2 ispGAL系列
7. 2. 3 ispGDS系列
7. 2. 4 ispGDX系列
7. 3 ispLSI器件的結(jié)構(gòu)與原理
7. 3. 1 ispLSI1016的結(jié)構(gòu)
7. 3. 2 ispLSI1032的結(jié)構(gòu)簡(jiǎn)介
7. 4 在系統(tǒng)編程原理
7. 4. 1 ISP器件編程元件的物理布局
7. 4. 2 ISP編程接口
7. 4. 3 ISP器件的編程方式
7. 5 ispLSI的開(kāi)發(fā)
7. 5. 1 ispLSI的開(kāi)發(fā)工具
7. 5. 2 ISP器件的設(shè)計(jì)流程
7. 6 FPGA器件
7. 6. 1 Xilinx的Spartan-11系列器件
7. 6. 2 Altera的FLEX10K系列器件
小結(jié)
習(xí)題與思考題
第8章 數(shù)字系統(tǒng)設(shè)計(jì)基礎(chǔ)及設(shè)計(jì)舉例
8. 1 數(shù)字系統(tǒng)的基本概念及設(shè)計(jì)方法
8. 1. 1 數(shù)字系統(tǒng)的基本模型
8. 1. 2 數(shù)字系統(tǒng)設(shè)計(jì)的描述工具
8. 1. 3 數(shù)字系統(tǒng)設(shè)計(jì)方法
8. 2 綜合設(shè)計(jì)舉例
8. 2. 1 多功能電子鐘的設(shè)計(jì)
8. 2. 2 電子密碼鎖的設(shè)計(jì)
小結(jié)
習(xí)題與思考題
參考文獻(xiàn)