從算法設(shè)計(jì)到硬線邏輯的實(shí)現(xiàn)：實(shí)驗(yàn)練習(xí)與Verilog語法手冊

定　價(jià)：￥16.00

作　者：	夏宇聞編著
出版社：	高等教育出版社
叢編項(xiàng)：	實(shí)驗(yàn)練習(xí)與Verilog 語法手冊
標(biāo)　簽：	硬件描述語言 VHDL語言

購買這本書可以去

中國圖書網(wǎng) (￥13.60)

ISBN：	9787040092530	出版時間：	2001-06-18	包裝：	精裝
開本：	26cm	頁數(shù)：	164	字?jǐn)?shù)：

內(nèi)容簡介

　　本書是《從算法設(shè)計(jì)到硬線邏輯的實(shí)現(xiàn)：復(fù)雜數(shù)字邏輯系統(tǒng)的VerilogHDL設(shè)計(jì)技術(shù)和方法》的配套用書。主要內(nèi)容包括12個實(shí)驗(yàn)練習(xí)和Verilog的語法手冊。各個實(shí)驗(yàn)由淺入深，從簡單到復(fù)雜，介紹了用Verilog語言設(shè)計(jì)數(shù)字電路系統(tǒng)的實(shí)用方法與技術(shù)，有較強(qiáng)的實(shí)踐性和指導(dǎo)意義。語法部分包括標(biāo)志符的使用、基本語句以及系統(tǒng)任務(wù)和函數(shù)的介紹，內(nèi)容較為詳盡，可方便學(xué)生和工程技術(shù)人員查詢使用，對學(xué)習(xí)Verilog語言能起到很好的幫助作用。