數(shù)字電路與邏輯設(shè)計(jì)

     目 錄
   第一章 數(shù)制和碼制
    1.1數(shù)制
    1.1.1十進(jìn)制
    1.1.2二進(jìn)制
    1.1.3八進(jìn)制
    1.1.4十六進(jìn)制
    1.1.5二進(jìn)制與十進(jìn)制之間的相互轉(zhuǎn)換
    1.2碼制
    1.2.1帶符號(hào)的二進(jìn)制數(shù)的代碼
    1.2.2十進(jìn)制數(shù)的常用代碼
    1.2.3格雷碼
    1.2.4字符編碼
    習(xí)題
   第二章 邏輯代數(shù)基礎(chǔ)
    2.1邏輯變量和基本的邏輯運(yùn)算
    2.1.1邏輯變量
    2.1.2基本的邏輯運(yùn)算
    2.1.3邏輯函數(shù)
    2.2邏輯代數(shù)的基本公式
    2.2.1邏輯代數(shù)的基本定律
    2.2.2邏輯代數(shù)的基本定理
    2.3邏輯函數(shù)的化簡(jiǎn)
    2.3.1邏輯函數(shù)的公式化簡(jiǎn)法
    2.3.2邏輯函數(shù)的圖形化簡(jiǎn)法
    2.3.3邏輯函數(shù)的表格化簡(jiǎn)法
    2.3.4 具有無(wú)關(guān)項(xiàng)的邏輯函數(shù)的化簡(jiǎn)
    習(xí)題
   第三章 門(mén)電路
    3.1概述
    3.2半導(dǎo)體二極管、三極管和場(chǎng)效應(yīng)管的開(kāi)關(guān)特性
    3.2.1半導(dǎo)體二極管的開(kāi)關(guān)特性
    3.2.2半導(dǎo)體三極管的開(kāi)關(guān)特性
    3.2.3場(chǎng)效應(yīng)管的開(kāi)關(guān)特性
    3.3分立元件門(mén)電路
    3.3.1二極管與門(mén)電路
    3.3.2二極管或門(mén)電路
    3.3.3非門(mén)電路
    3.4集成電路門(mén)電路
    3.4.1DTL門(mén)電路
    3.4.2TTL門(mén)電路
    3.4.3TTL集電極開(kāi)路的門(mén)電路和三態(tài)輸出門(mén)電路
    3.4.4各種TTL系列的主要性能參數(shù)和使用方法
    3.4.5CMOs門(mén)電路
    習(xí)題
   第四章 組合邏輯電路
    4.1組合邏輯電路的分析方法
    4.1.1組合邏輯電路及其特點(diǎn)
    4.1.2組合邏輯電路分析的任務(wù)和步驟
    4.2組合邏輯電路的設(shè)計(jì)
    4.2.1組合邏輯電路設(shè)計(jì)的任務(wù)和步驟
    4.2.2不含無(wú)關(guān)項(xiàng)的組合邏輯電路的設(shè)計(jì)
    4.2.3含有無(wú)關(guān)項(xiàng)的組合邏輯電路的設(shè)計(jì)
    4.2.4有多個(gè)輸出變量的組合邏輯電路的設(shè)計(jì)
    4.3半加器和全加器
    4.3.1半加器
    4.3.2全加器
    4.4編碼器
    4.4.1二進(jìn)制編碼器
    4.4.2十進(jìn)制編碼器
    4.4.3奇偶檢測(cè)電路
    4.5譯碼器
    4.5.1二進(jìn)制譯碼器
    4.5.2數(shù)碼顯示器和譯碼驅(qū)動(dòng)電路
    4.6數(shù)據(jù)選擇器和數(shù)據(jù)分配器
    4.6.1數(shù)據(jù)選擇器
    4.6.2數(shù)據(jù)分配器
    4.7數(shù)值比較器
    4.7.1數(shù)值比較器的功能
    4.7.2數(shù)值比較器的使用方法
    習(xí)題
   第五章 觸發(fā)器
    5.1基本觸發(fā)器
    5.1.1由或非門(mén)組成的基本RS觸發(fā)器
    5.1.2由與非門(mén)組成的基本RS觸發(fā)器
    5.2同步觸發(fā)器的邏輯功能
    5.2.1同步RS觸發(fā)器
    5.2.2同步D觸發(fā)器
    5.2.3同步JK觸發(fā)器
    5.2.4同步T觸發(fā)器和同步T＇觸發(fā)器
    5.3觸發(fā)器時(shí)鐘脈沖的觸發(fā)方式
    5.3.1時(shí)鐘脈沖的電平觸發(fā)方式
    5.3.2時(shí)鐘脈沖的邊沿觸發(fā)方式
    5.4觸發(fā)器使用中需注意的問(wèn)題
    5.4.1觸發(fā)器的清除輸入端和預(yù)置輸入端
    5.4.2觸發(fā)器的時(shí)間參數(shù)
    習(xí)題
   第六章 時(shí)序邏輯電路
    6.1同步時(shí)序邏輯電路的分析和設(shè)計(jì)
    6.1.1同步時(shí)序邏輯電路的分析
    6.1.2同步時(shí)序邏輯電路的設(shè)計(jì)
    6.2異步時(shí)序邏輯電路的分析和設(shè)計(jì)
    6.2.1脈沖異步電路的分析和設(shè)計(jì)
    6.2.2電位異步電路的分析和設(shè)計(jì)
    6.3計(jì)數(shù)器
    6.3.1異步計(jì)數(shù)器
    6.3.2同步計(jì)數(shù)器
    6.3.3集成計(jì)數(shù)器及其應(yīng)用
    6.4寄存器和移位寄存器
    6.4.1寄存器
    6.4.2移位寄存器
    6.4.3集成化的移位寄存器
    6.4.4MOS動(dòng)態(tài)移位寄存器
    6.5讀/寫(xiě)存儲(chǔ)器（RAM）簡(jiǎn)介
    6.5.1RAM的組成及工作原理
    6.5.2RAM的存儲(chǔ)單元
    6.5.3靜態(tài)RAM6116簡(jiǎn)介
    習(xí)題
   第七章 可編程邏輯器件PLD
    7.1概述
    7.2可編程只讀存儲(chǔ)器（PROM）
    7.2.1固定ROM
    7.2.2可編程ROM
    7.2.3可擦可編程ROM
    7.3可編程邏輯陣列（PLA）
    7.4可編程陣列邏輯（PAL）
    7.4.1PAL的基本結(jié)構(gòu)
    7.4.2PAL的輸出結(jié)構(gòu)
    7.4.3PAL型號(hào)
    7.5通用陣列邏輯（GAL）
    7.5.1GAL的結(jié)構(gòu)和原理
    7.5.2以L(fǎng)的特點(diǎn)
    7.6高密度可編程邏輯器件（HDPLD）
    7.6.1陣列型HDPLD
    7.6.2LatticepLSI/ispLS11106簡(jiǎn)介
    7.6.3FPGA的原理和特點(diǎn)
    7.7PLD開(kāi)發(fā)過(guò)程簡(jiǎn)介
    習(xí)題
   第八章 脈沖波形的產(chǎn)生與變換
    8.1555定時(shí)器
    8.1.1555定時(shí)器的電路結(jié)構(gòu)
    8.1.2555定時(shí)器的功能
    8.2施密特觸發(fā)器
    8.2.1由555定時(shí)器組成的施密特觸發(fā)器
    8.2.2由MOS門(mén)組成的施密特觸發(fā)器
    8.2.3施密特觸發(fā)器的應(yīng)用
    8.3單穩(wěn)態(tài)觸發(fā)器
    8.3.1由555定時(shí)器組成的單穩(wěn)態(tài)觸發(fā)器
    8.3.2集成單穩(wěn)態(tài)觸發(fā)器
    8.3.3單穩(wěn)態(tài)觸發(fā)器的應(yīng)用
    8.4多諧振蕩器
    8.4.1由555定時(shí)器組成的多諧振蕩器
    8.4.2由兩個(gè)集成單穩(wěn)態(tài)觸發(fā)器組成的多諧振蕩器
    8.4.3石英晶體多諧振蕩器
    習(xí)題
   參考文獻(xiàn)