數(shù)字電路

1 數(shù)字電路基礎(chǔ)
1.1 數(shù)制和碼制
1.1.1 常用數(shù)制及其相互轉(zhuǎn)換
1.1.2 碼制
1.2 邏輯代數(shù)基礎(chǔ)
1.2.1 邏輯代數(shù)的3種基本運(yùn)算
1.2.2 邏輯代數(shù)的公式和基本法則
1.2.3 邏輯代數(shù)的基本規(guī)則
1.3 邏輯函數(shù)的化簡
1.3.1 邏輯函數(shù)的最簡形式
1.3.2 邏輯函數(shù)的公式化簡法
1.3.3 用卡諾圖化簡邏輯函數(shù)
1.4 具有無關(guān)項(xiàng)的邏輯函數(shù)及其化簡方法
第1章小結(jié)
習(xí)題
2 邏輯門電路
2.1 分立元件門電路
2.1.1 半導(dǎo)體二極管和三極管的開關(guān)特性
2.1.2 分立元件門電路
2.2 CMOS集成門電路
2.2.1 CMOS反相器
2.2.2 CMOS與非門和或非門
2.2.3 CMOS傳輸門和雙向模擬開關(guān)
2.2.4 CMOS三態(tài)門
2.2.5 CMOS異或門
2.2.6 CMOS電路的系列產(chǎn)品和使用方法
2.3 TTL集成門電路
2.3.1 TTL反相器
2.3.2 TTL與非門和集電極開路門（OC門）
2.3.3 TTL電路的改進(jìn)系列及其他雙極性門電路
2.4 CMOS和TTL門電路的性能比較及相互連接
2.4.1 CMOS和TTL門電路的性能比較
2.4.2 CMOS和TTL門電路的連接
第2章小結(jié)
習(xí)題
3 組合邏輯電路
3.1 組合電路的分析方法和設(shè)計(jì)方法
3.1.1 組合電路的分析方法
3.1.2 組合邏輯電路的一般設(shè)計(jì)方法
3.2 編碼器和譯碼器
3.2.1 編碼器
3.2.2 譯碼器
3.3 數(shù)據(jù)選擇器
3.4 加法器和數(shù)值比較器
3.4.1 加法器
3.4.2 數(shù)值比較器
3.5 用中規(guī)模集成電路實(shí)現(xiàn)組合電路的設(shè)計(jì)
3.5.1 數(shù)據(jù)選擇器的應(yīng)用
3.5.2 譯碼器的應(yīng)用
3.5.3 全加器的應(yīng)用
3.6 組合邏輯電路中的競爭冒險(xiǎn)現(xiàn)象
第3章小結(jié)
習(xí)題
4 集成觸發(fā)器
4.1 基本RS觸發(fā)器
4.1.1 用門電路構(gòu)成的基本RS觸發(fā)器
4.1.2 集成基本RS觸發(fā)器
4.2 時(shí)鐘觸發(fā)器
4.2.1 脈沖觸發(fā)的時(shí)鐘觸發(fā)器
4.2.2 邊沿觸發(fā)的時(shí)鐘觸發(fā)器
4.3 觸發(fā)器邏輯功能的分類
4.3.1 RS觸發(fā)器的邏輯功能及其表示方法
4.3.2 JK觸發(fā)器的邏輯功能及其表示方法
4.3.3 D觸發(fā)器的邏輯功能及其表示方法
4.3.4 T觸發(fā)器的邏輯功能及其表示方法
4.3.5 觸發(fā)器邏輯功能的轉(zhuǎn)換
4.4 觸發(fā)器的選擇和使用
第4章小結(jié)
習(xí)題
5 時(shí)序邏輯電路
5.1 時(shí)序電路的分析
5.2 寄存器和移位寄存器
5.2.1 寄存器
5.2.2 移位寄存器
5.2.3 移位寄存器的應(yīng)用舉例
5.3 計(jì)數(shù)器
5.3.1 N步二進(jìn)制計(jì)數(shù)器
5.3.2 N步十進(jìn)制計(jì)數(shù)器
5.3.3 異步計(jì)數(shù)器
5.3.4 用MSI構(gòu)成任意進(jìn)制計(jì)數(shù)器
5.4 時(shí)序邏輯電路的設(shè)計(jì)方法
5.4.1 用SSI實(shí)現(xiàn)同步時(shí)序邏輯電路
5.4.2 MSI構(gòu)成時(shí)序邏輯電路實(shí)例
第5章小結(jié)
習(xí)題
6 脈沖信號(hào)的產(chǎn)生與整形
6.1 脈沖信號(hào)
6.2 單穩(wěn)態(tài)觸發(fā)器
6.2.1 微分型單穩(wěn)態(tài)觸發(fā)器
6.2.2 積分型單穩(wěn)態(tài)觸發(fā)器
6.2.3 集成單穩(wěn)態(tài)觸發(fā)器
6.2.4 單穩(wěn)態(tài)觸發(fā)器的應(yīng)用
6.3 多諧振蕩器
6.3.1 用門電路組成的多諧振蕩器
6.3.2 石英晶體多諧振蕩器
6.3.3 環(huán)形振蕩器
6.4 施密特觸發(fā)器
6.4.1 施密特觸發(fā)器的工作原理
6.4.2 施密特觸發(fā)器的應(yīng)用
6.5 555定時(shí)器
6.5.1 555定時(shí)器的結(jié)構(gòu)與功能
6.5.2 555定時(shí)器的應(yīng)用
第6章小結(jié)
習(xí)題
7 大規(guī)模集成電路
7.1 隨機(jī)存取存儲(chǔ)器（RAM）
7.1.1 RAM的結(jié)構(gòu)與工作原理
7.1.2 RAM的擴(kuò)展
7.2 只讀存儲(chǔ)器（ROM）
7.2.1 固定ROM
7.2.2 PROM和EPROM
7.2.3 用ROM實(shí)現(xiàn)組合邏輯函數(shù)
7.3 順序存儲(chǔ)器（SAM）
7.4 半定制集成電路
7.5 可編程邏輯器件（PLD）
7.5.1 PLD電路表示法
7.5.2 可編程邏輯陣列（PLA）
7.5.3 可編程陣列邏輯（PAL）
7.5.4 通用陣列邏輯（GAL）
7.5.5 PLD器件的開發(fā)工具
第7章小結(jié)
習(xí)題
8 數(shù)／模和模／數(shù)轉(zhuǎn)換
8.1 D／A轉(zhuǎn)換器
8.1.1 權(quán)電阻網(wǎng)絡(luò)D／A轉(zhuǎn)換器
8.1.2 倒T型電阻網(wǎng)絡(luò)D／A轉(zhuǎn)換器
8.1.3 權(quán)電流型D／A轉(zhuǎn)換器
8.1.4 D／A轉(zhuǎn)換器的輸出方式
8.1.5 D／A轉(zhuǎn)換器的主要技術(shù)參數(shù)
8.2 A/D轉(zhuǎn)換器
8.2.1 采樣、保持、量化及編碼
8.2.2 并聯(lián)比較型A／D轉(zhuǎn)換器
8.2.3 反饋比較型A／D轉(zhuǎn)換器
8.2.4 雙積分式A／D轉(zhuǎn)換器
8.2.5 A/D轉(zhuǎn)換器的主要技術(shù)參數(shù)
第8章小結(jié)
習(xí)題
附錄
附錄A 半導(dǎo)體集成電路型號(hào)命名法（根據(jù)國家標(biāo)準(zhǔn)GB3420-82）
附錄B 常用CMOS門電路的型號(hào)、參數(shù)及外部引線排列圖
附錄C 常用TTL門電路的型號(hào)、參數(shù)及外部引線排列圖
附錄D 集成觸發(fā)器的主要性能參數(shù)
附錄E 四位雙向移位寄存器Tll94、T3194、T4194的主要性能參數(shù)
附錄F 同步十六進(jìn)制計(jì)數(shù)器T1161、T4161和同步十進(jìn)制計(jì)數(shù)器T1160、T4160的主要性能參數(shù)
附錄G 555定時(shí)器的性能參數(shù)
附錄H PAL器件的型號(hào)命名法和邏輯符號(hào)
附錄I GAL器件型號(hào)命名法
參考文獻(xiàn)