數(shù)字電路

第1章 數(shù)宇電路基礎(chǔ)
1.1 數(shù)制與碼制
1.1.1 十進(jìn)制數(shù)（Decimal Number）
1.1.2 二進(jìn)制數(shù)（Binary Number）
1.1.3 十六進(jìn)制數(shù)（Hexadecimal Number）
1.1.4 進(jìn)制之間的相互轉(zhuǎn)換
1.1.5 BCD碼
1.1.6 格雷碼
1.2 邏輯代數(shù)基礎(chǔ)
1.2.1 基本的邏輯運(yùn)算（Basic Logic Oprations）
1.2.2 邏輯代數(shù)的基本定律及規(guī)則
1.2.3 邏輯函數(shù)的標(biāo)準(zhǔn)表達(dá)式
1.2.4 邏輯函數(shù)的化簡
本章小結(jié)
習(xí)題1
實(shí)驗(yàn)1 門電路邏輯功能測(cè)試
第2章 門電路
2.1 概述
2.2 TTL門電路
2.2.1 TTL與非門的電氣特性
2.2.2 其他類型的TTL門電路
2.2.3 TTL門電路使用注意事項(xiàng)
2.3 CMOS門電路
2.3.1 CMOS反相器
2.3.2 CMOS反相器的電氣特性
2.3.3 常見CMOS門電路
2.3.4 CMOS門電路的使用注意事項(xiàng)
2.4 接口電路
2.4.1 TTL與CMOS之間的接口電路
2.4.2 門電路外接輸入（出）接口電路
本章小結(jié)
習(xí)題2
實(shí)驗(yàn)2 門電路參數(shù)測(cè)試
第3章 組合邏輯電路
3.1 組合邏輯電路的分析與設(shè)計(jì)
3.1.1 組合邏輯電路的分析
3.1.2 組合邏輯電路的設(shè)計(jì)
3.1.3 中規(guī)模集成電路的特點(diǎn)
3.2 加法器
3.2.1 半加器（Half Adder）
3.2.2 全加器（Full Adder）
3.2.3 四位二進(jìn)制加法器
3.3 優(yōu)先編碼器
3.3.1 二進(jìn)制編碼器
3.3.2 優(yōu)先編碼器（Priority Encoder）
3.4 譯碼器（Decoder）
3.4.1 二進(jìn)制譯碼器
3.4.2 二十進(jìn)制譯碼器
3.4.3 顯示譯碼器
3.5 數(shù)據(jù)選擇器與分配器
3.5.1 數(shù)據(jù)選擇器（Multiplexer）
3.5.2 數(shù)據(jù)分配器（Demntinexer）
3.6 組合邏輯電路的競爭冒險(xiǎn)現(xiàn)象
3.6.1 競爭冒險(xiǎn)的產(chǎn)生
3.6.2 競爭冒險(xiǎn)的判斷
3.6.3 競爭冒險(xiǎn)的消除
本章小結(jié)
習(xí)題3
實(shí)驗(yàn)3 組合邏輯電路
實(shí)驗(yàn)4 譯碼顯示電路
實(shí)驗(yàn)5 數(shù)據(jù)選擇器
第4章 觸發(fā)器
4.1 基本RS觸發(fā)器
4.1.1 基本HS觸發(fā)器的構(gòu)成
4.1.2 基本RS觸發(fā)器的工作原理
4.1.3 基本RS觸發(fā)器的描述
4.1.4 基本RS觸發(fā)器構(gòu)成的消除抖動(dòng)開關(guān)
4.2 同步觸發(fā)器
4.2.1 同步RS觸發(fā)器
4.2.2 同步D觸發(fā)器
4.2.3 同步觸發(fā)器的空翻現(xiàn)象
4.3 邊沿控制（Edge Triggered）觸發(fā)器
4.3.1 主從型CMOS邊沿D觸發(fā)器
4.3.2 主從型CMOS邊沿JK觸發(fā)器
4.4 觸發(fā)器邏輯功能的轉(zhuǎn)換
4.4.1 T和T’觸發(fā)器
4.4.2 邏輯功能轉(zhuǎn)換
本章小結(jié)
習(xí)題4
實(shí)驗(yàn)6 觸發(fā)器
第5章 時(shí)序邏輯電路
5.1 概述
5.1.1 時(shí)序邏輯電路的組成及特點(diǎn)
5.1.2 同步時(shí)序邏輯電路的分析方法
5.2 寄存器
5.2.1 數(shù)碼寄存器（Digital Register）
5.2.2 移位寄存器（Shift Register）
5.3 計(jì)數(shù)器（Counter）
5.3.1 二進(jìn)制計(jì)數(shù)器（Binary Counter）
5.3.2 十進(jìn)制計(jì)數(shù)器（Decimal Counter）
5.3.3 N進(jìn)制計(jì)數(shù)器
5.4 移位寄存器型計(jì)數(shù)器
5.4.1 環(huán)形計(jì)數(shù)器（Ring Counter）
5.4.2 扭環(huán)計(jì)數(shù)器（Twisted Ring Counter）
5.4.3 M序列信號(hào)發(fā)生器
5.5 計(jì)數(shù)器應(yīng)用舉例
5.5.1 測(cè)頻率、周期
5.5.2 數(shù)字鐘
本章小結(jié)
習(xí)題5
實(shí)驗(yàn)7 移位寄存器
實(shí)驗(yàn)8 可逆計(jì)數(shù)器
第6章 脈沖波形的產(chǎn)生與變換
6.1 概述
6.1.1 矩形脈沖信號(hào)參數(shù)
6.1.2 脈沖波形的獲得
6.2 單穩(wěn)態(tài)觸發(fā)器（Monostable Multivibrator）
6.2.1 微分型單穩(wěn)態(tài)觸發(fā)器
6.2.2 集成單穩(wěn)態(tài)觸發(fā)器
6.2.3 單穩(wěn)態(tài)觸發(fā)器的應(yīng)用
6.3 施密特觸發(fā)器（Smitte Multivibraor）
6.3.1 CMOS門電路組成的施密特觸發(fā)器
6.3.2 集成施密特觸發(fā)器
6.3.3 施密特觸發(fā)器的應(yīng)用
6.4 多諧振蕩器（Multivibrator）
6.4.1 CMOS多諧振蕩器
6.4.2 石英晶體多諧振蕩器
6.4.3 施密特觸發(fā)器組成的多諧振蕩器
6.5 555定時(shí)器
6.5.1 555定時(shí)器電路分析
6.5.2 典型應(yīng)用
6.5.3 綜合應(yīng)用
本章小結(jié)
習(xí)題6
實(shí)驗(yàn)9 555定時(shí)器電路及其應(yīng)用
第7章 D／A轉(zhuǎn)換與A／D轉(zhuǎn)換
7.1 數(shù)模轉(zhuǎn)換器DAC
7.1.1 D／A轉(zhuǎn)換原理
7.1.2 常見的DAC電路
7.1.3 DAC主要技術(shù)指標(biāo)
7.1.4 集成DAC介紹
7.2 模數(shù)轉(zhuǎn)換器ADC
7.2.1 A／D轉(zhuǎn)換原理
7.2.2 常見的ADC電路
7.2.3 ADC主要技術(shù)指標(biāo)
7.2.4 集成 ADC介紹
本章小結(jié)
習(xí)題7
第8章 半導(dǎo)體存儲(chǔ)器與可編程邏輯器件
8.1 半導(dǎo)體存儲(chǔ)器
8.1.1 只讀存儲(chǔ)器（ROM）
8.1.2 隨機(jī)存取存儲(chǔ)器（RAM）
8.2 可編程邏輯器件
8.2.1 概述
8.2.2 可編程陣列邏輯（PAL）
8.2.3 通用陣列邏輯（GAL）
8.3 可編程邏輯器件的計(jì)算機(jī)輔助設(shè)計(jì)
8.3.1 可編程邏輯器件的設(shè)計(jì)過程
8.3.2 可編程邏輯器件設(shè)計(jì)軟件介紹
8.3.3 可編程邏輯器件設(shè)計(jì)舉例
本章小結(jié)
習(xí)題8
實(shí)驗(yàn)10 GAL器件的組合邏輯電路設(shè)計(jì)
實(shí)驗(yàn)11 GAL器件在時(shí)序邏輯電路中的應(yīng)用
附錄A 半導(dǎo)體集成電路型號(hào)命名方法
附錄B 常用數(shù)字集成電路一覽表
附錄C 半導(dǎo)體基礎(chǔ)知識(shí)
參考文獻(xiàn)