數(shù)字電子技術(shù)基礎(chǔ)（第二版）

第1章數(shù)字電路基礎(chǔ)
1.1概述
1.1.1數(shù)字信號和數(shù)字電路
1.1.2數(shù)字電路的特點(diǎn)
1.1.3數(shù)字電路的分類和應(yīng)用
1.2幾種常用的數(shù)制和碼制
1.2.1數(shù)制
1.2.2碼制
1.3邏輯函數(shù)中三種最基本的邏輯運(yùn)算
1.3.1邏輯函數(shù)和邏輯變量
1.3.2三種基本邏輯關(guān)系及其表示方法
1,4復(fù)合邏輯函數(shù)
1.5邏輯函數(shù)的幾種表示方法及其相互轉(zhuǎn)換
1.5.1已知真值表求邏輯表達(dá)式和邏輯圖
1.5.2已知邏輯函數(shù)式求真值表和邏輯圖
1.5.3已知邏輯圖求邏輯函數(shù)式和真值表
1.6邏輯代數(shù)
1.6.1基本公式.定律和常用規(guī)則
1.6.2邏輯函數(shù)的代數(shù)化簡法
1,7邏輯函數(shù)的卡諾圖化簡法
1.7.1邏輯函數(shù)的最小項(xiàng)及最小項(xiàng)表達(dá)式
1.7.2邏輯函數(shù)的卡諾圖表示方法
1.7.3用卡諾圖法化簡邏輯函數(shù)
1.7.4具有無關(guān)項(xiàng)的邏輯函數(shù)及其化簡
1.8關(guān)于正邏輯和負(fù)邏輯的規(guī)定及其轉(zhuǎn)換
自我檢驗(yàn)題
思考題與習(xí)題
第2章集成邏輯門電路
2.1二極管.三極管的開關(guān)特性
2.1.1二極管的開關(guān)特性
2.1.2三極管的開關(guān)特性
2.2分立元件門電路
2.2.1二極管門電路
2.2.2三極管門電路
2.3CMOS集成邏輯門
2.3.1CMOS反相器
2.3.2其它類型的CMOS邏輯門
2.3.3CMOS改進(jìn)型的門電路
2.3.4CMOS電路的正確使用
2.4TTL集成邏輯門
2.4.1TTL與非門的工作原理
2.4.2其它類型的TTL門電路
2.4.3各種系列的TTL門電路及其性能比較
2.4.4TTL與非門的外特性及其主要參數(shù)
2.4.5其它雙極型集成邏輯門電路的特點(diǎn)
2.4.6雙極型集成邏輯門電路使用中的幾個實(shí)際問題
2.5不同類型門電路的接口
2.6門電路應(yīng)用舉例
自我檢驗(yàn)題
思考題與習(xí)題
第3章組合邏輯電路
3.1概述
3.2組合邏輯電路的分析
3.3組合邏輯電路的設(shè)計(jì)
3.3.1組合邏輯電路的設(shè)計(jì)步驟
3.3.2組合邏輯電路設(shè)計(jì)舉例
3.4常用的組合邏輯電路
3.4.1編碼器
3.4.2譯碼器
3.4.3多位加法器
3.4.4數(shù)值比較器
3.4.5數(shù)據(jù)選擇器
3.5組合邏輯電路中的競爭—冒險(xiǎn)現(xiàn)象
3.5.1什么是競爭—冒險(xiǎn)現(xiàn)象
3.5.2競爭—冒險(xiǎn)的識別方法
3.5.3消除競爭—冒險(xiǎn)的方法
自我檢驗(yàn)題
思考題與習(xí)題
第4章集成觸發(fā)器
4.1基本RS觸發(fā)器
4.2幾種時鐘觸發(fā)器的邏輯功能
4.2.1同步RS觸發(fā)器
4.2.2主從CMOS邊沿D觸發(fā)器
4.2.3維持阻塞邊沿D觸發(fā)器
4,2.4負(fù)邊沿JK觸發(fā)器
4.2.5T觸發(fā)器和f’觸發(fā)器
4.3觸發(fā)器的選擇和使用
自我檢驗(yàn)題
思考題與習(xí)題
第5章時序邏輯電路
5.1概述
5.2時序邏輯電路的分析方法
5.3寄存器和移位寄存器
5.3.1寄存器
5.3.2移位寄存器
5.4計(jì)數(shù)器
5.4.1異步計(jì)數(shù)器
5.4.2同步計(jì)數(shù)器
5.4.3N進(jìn)制計(jì)數(shù)器
5.5時序邏輯電路的設(shè)計(jì)
5.6集成時序邏輯電路應(yīng)用設(shè)計(jì)舉例
自我檢驗(yàn)題
思考題與習(xí)題
第6章脈沖波形發(fā)生器與整形電路
6.1555定時器及其應(yīng)用
6.1.1555定時器的結(jié)構(gòu)及工作原理
6.1.2用555定時器組成單穩(wěn)態(tài)觸發(fā)器電路
6.1.3用555定時器組成的施密特觸發(fā)器
6.1.4用555定時器組成的多諧振蕩器
6.2集成和其它單穩(wěn)態(tài)觸發(fā)器
6.2.1微分型單穩(wěn)態(tài)觸發(fā)器
6.2.2集成單穩(wěn)態(tài)觸發(fā)器
6.3集成施密特觸發(fā)器
6.4其它多諧振蕩器電路
6.4.1用CMOS反相器組成的多諧振蕩器
6.4.2石英晶體多諧振蕩器
’6.5脈沖產(chǎn)生與整形電路的應(yīng)用
自我檢驗(yàn)題
思考題與習(xí)題
第7章數(shù)／模和模／數(shù)轉(zhuǎn)換器
7.1概述
7.2D／A轉(zhuǎn)換器
7.2.1R-2R倒T形電阻網(wǎng)絡(luò)DAC基本原理
7.2.2集成D／A轉(zhuǎn)換器AD7520電路結(jié)構(gòu)和應(yīng)用
7.2.3D／A轉(zhuǎn)換器的主要技術(shù)指標(biāo)
7.3A／D轉(zhuǎn)換器
7.3.1采樣.保持和量化及編碼
7.3.2V-T型雙積分式A／D轉(zhuǎn)換器
7.3.3逐次逼近型A／D轉(zhuǎn)換器
7.3.4A／D轉(zhuǎn)換器的主要技術(shù)指標(biāo)
7.4D／A和A／D轉(zhuǎn)換器應(yīng)用舉例
7.4.1數(shù)控電流源
7.4.231/2位A／D轉(zhuǎn)換器7106集成
數(shù)字電壓表
自我檢驗(yàn)題
思考題與習(xí)題
第8章半導(dǎo)體存儲器和可編程邏輯
器件
8.1只讀存儲器(ROM)
8.1.1固定ROM
8.1.2可編程ROM(PROM)
8.1.3可擦除可編程ROM(EPROM)
8.2隨機(jī)存取存儲器(RAM)
8.2.1RAM的電路結(jié)構(gòu)和工作原理
8.2.2RAM存儲容量的擴(kuò)展方法
?8.3可編程邏輯器件(PLD)
8.3.1PLD基本電路的結(jié)構(gòu).功能與習(xí)慣表示法
8.3.2可編程邏輯陣列(PLA)
8.3.3可編程陣列邏輯(PAL)
8.3.4通用陣列邏輯(GAL)
8.3.5在系統(tǒng)可編程邏輯器件(1SP—PLD)
8.3.6現(xiàn)場可編程門陣列(FPGA)
8.3.7在系統(tǒng)可編程通用數(shù)字開關(guān)(tspGDS)
自我檢驗(yàn)題
思考題與習(xí)題
第9章數(shù)字電路讀圖練習(xí)
9.1讀圖的基本步驟
9.231/2位數(shù)字電壓表
9,3金屬帶材厚度自動控制器
附錄一二進(jìn)制邏輯單元圖形符號
說明
附錄二ASCII編碼
附錄三常用邏輯符號對照表
名詞術(shù)語漢英對照
部分習(xí)題答案
參考文獻(xiàn)