計算機組成原理實用教程

第1章 緒論
1.1 計算機的發(fā)展與應(yīng)用
1.1.1 計算機發(fā)展概況
1.1.2 計算機的應(yīng)用
1.2 計算機的組成——硬件和軟件
1.2.1 計算機硬件的組成
1.2.2 計算機軟件的組成
1.3 計算機系統(tǒng)的層次結(jié)構(gòu)
1.4 計算機的工作過程
1.5 計算機系統(tǒng)的主要技術(shù)指標(biāo)
1.5.1 機器字長
1.5.2 運算速度
1.5.3 機器容量
習(xí)題與思考題
第2章 數(shù)碼系統(tǒng)
2.1 計算機中數(shù)據(jù)的表示方法
2.1.1 符號數(shù)據(jù)的表示方法
2.1.2 數(shù)值數(shù)據(jù)的表示方式
2.2 機器數(shù)的編碼格式
2.2.1 原碼表示法
2.2.2 補碼表示法
2.2.3 反碼表示法
2.2.4 浮點數(shù)的原碼、反碼和補碼表示法
2.2.5 移碼表示法
*2.2.6 實用浮點數(shù)格式
2.2.7 十進制數(shù)的編碼格式
2.3 錯檢測碼
2.3.1 奇偶校驗碼
*2.3.2 海明碼
*2.3.3 循環(huán)校驗碼
習(xí)題與思考題
第3章 運算方法與運算器
3.1 定點加、減法運算及其實現(xiàn)
3.1.1 補碼加、減法運算方法
3.1.2 定點加、減法運算中的溢出問題
3.1.3 補碼加、減法運算的實現(xiàn)
3.2 定點乘法運算及其實現(xiàn)
3.2.1 原碼一位乘法
3.2.2 補碼一位乘法
3.3 定點除法運算及其實現(xiàn)
3.3.1 原碼除法運算
3.3.2 補碼除法運算
3.4 浮點數(shù)的算術(shù)運算方法
3.4.1 浮點數(shù)的加、減法運算
3.4.2 浮點數(shù)的乘、除法運算
3.5 邏輯運算及其實現(xiàn)
3.6 運算器的分析與組成
3.6.1 并行進位方式的實現(xiàn)
3.6.2 兩級分組“并-并”行進位方式的實現(xiàn)
3.6.3 多功能算術(shù)邏輯運算單元（SN 74181）
3.6.4 組間并行進位邏輯（SN 74182）
3.6.5 定點運算器的基本結(jié)構(gòu)
習(xí)題與思考題
第4章 存儲系統(tǒng)
4.1 概述
4.1.1 主存儲器的主要技術(shù)指標(biāo)
4.1.2 存儲器的層次結(jié)構(gòu)
4.1.3 存儲器的分類
4.2 半導(dǎo)體隨機讀寫存儲器（RAM）
4.2.1 MOS存儲器的存儲元電路
4.2.2 雙極型存儲器的存儲元電路
4.2.3 半導(dǎo)體讀寫存儲器的基本結(jié)構(gòu)
4.2.4 靜態(tài)MOS隨機存儲器芯片舉例
4.2.5 動態(tài)MOS隨機存儲器芯片舉例
4.2.6 動態(tài)存儲器的刷新
4.2.7 內(nèi)存條
4.3 半導(dǎo)體只讀存儲器
4.3.1 掩模式只讀存儲器
4.3.2 可編程只讀存儲器
4.3.3 可擦除可編程只讀存儲器
4 3.4 電可擦可編程只讀存儲器
4.4 主存儲器的組成與控制
4.4.1 主存儲器容量的擴充
4.4.2 訪存地址的譯碼方式
4.4.3 主存儲器的編址方式
4.4.4 主存儲器綜合舉例
4.5 提高主存儲器性能的措施
4.5.1 并行主存系統(tǒng)
4.5.2 高速緩沖存儲器（cache）
4.5.3 虛擬存儲系統(tǒng)
習(xí)題與思考題
第5章 指令系統(tǒng)
5.1 指令格式
5.1.1 操作碼
5.1.2 地址碼
5.2 指令格式的優(yōu)化
*5.2.1 哈夫曼壓縮概念
5.2.2 指令操作碼的壓縮
5.2.3 擴展操作碼法
5.3 尋址方式
5.3.1 直接尋址方式
5.3.2 寄存器尋址方式
5.3.3 間接尋址方式
5.3.4 基址尋址方式
5.3.5 變址尋址方式
5.3.6 快尋址方式（串尋址方式）
5.3.7 隱含尋址方式
5.3.8 立即尋址方式
5.3.9 相對尋址方式
5.4 堆棧結(jié)構(gòu)及其尋址
5.4.1 硬堆棧
5.4.2 軟堆棧
5.5 指令系統(tǒng)舉例
5.5.1 指令的分類
5.5.2 指令系統(tǒng)舉例
5.6 指令系統(tǒng)的發(fā)展
習(xí)題與思考題
第6章 中央處理器
6.1 控制方式
6.1.1 同步控制方式
6.1.2 異步控制方式
6.1.3 混合控制方式
6.2 指令的執(zhí)行過程
6.2.1 指令周期
6.2.2 指令操作流程圖
6.3 控制器的功能
6.3.1 指令控制功能
6.3.2 時序控制功能
6.3.3 操作控制功能
6.4 控制器的組成
6.4.1 程序計數(shù)器PC（Programming Counter）
6.4.2 指令寄存器IR（Instruction Register）
6.4.3 指令譯碼器ID（Instruction Decoder）
6.4.4 時序部件
6.4.5 微操作控制部件
6.4.6 中斷系統(tǒng)
6.4.7 操作控制臺
6.5 時序部件
6.5.1 脈沖源
6.5.2 節(jié)拍信號發(fā)生器
6.5.3 啟停邏輯
6.6 微操作控制部件
6.6.1 組合邏輯控制器
6.6.2 微程序控制器
6.6.3 PLA控制器
6.7 中斷系統(tǒng)
6.7.1 中斷系統(tǒng)的功能
6.7.2 中斷的分類
6.7.3 中斷的分級
6.7.4 中斷排隊的實現(xiàn)
6.7.5 中斷向量的引入
6.7.6 一次中斷處理的全過程
6.7.7 中斷系統(tǒng)舉例
6.8 CPU中的流水結(jié)構(gòu)
6.8.1 基本概念
6.8.2 流水結(jié)構(gòu)的分類
6.9 CPU結(jié)構(gòu)舉例
6.9.1 8086 CPU
6.9.2 80386／80486 CPU
6 9.3 Pentium微處理器
習(xí)題與思考題
第7章 輸入輸出設(shè)備
7.1 鍵盤輸入設(shè)備
7.1.1 編碼鍵盤
7.1.2 非編碼鍵盤
7.1.3 IBM PC機中的鍵盤
7.2 顯示輸出設(shè)備
7.2.1 CRT顯示器
7.2.2 字符顯示器工作原理
7.2.3 圖形顯示器工作原理
7.2.4 IBM-PC序列微型機中的顯示系統(tǒng)
7.3 打印輸出設(shè)備
7.3.1 打印機的分類
7.3.2 點陣式打印機
7.3.3 行式打印機
7.3.4 激光打印機
7.4 漢字處理設(shè)備
7.4.1 漢字的編碼與輸入
7.4.2 漢字的存儲
7.4.3 漢字的輸出
7.4.4 漢字信息處理系統(tǒng)
7.5 磁表面存儲器
7.5.1 磁表面存儲器讀寫信息的原理
7.5.2 記錄方式
7.5.3 磁盤存儲器
7.5.4 磁帶存儲器
7.6 光盤存儲器
7.6.1 光盤存儲器的分類
7.6.2 光盤存儲器的記錄方式
7.6.3 光盤存儲器的組成及其工作原理
習(xí)題與思考題
第8章 輸入輸出系統(tǒng)
8.1 輸入輸出設(shè)備的編址方式
8.1.1 統(tǒng)一編址方式
8.1.2 獨立編址方式
*8.2 總線結(jié)構(gòu)
8.2.1 概述
8.2.2 總線的控制方式
8.2.3 總線通信方式
8.2.4 總線上信息的傳送方式
8.2.5 總線接口
8.3 輸入輸出控制方式
8.3.1 程序查詢方式
8.3.2 程序中斷方式
8.3.3 直接存儲器訪問方式（DMA）
8 3.4 通道方式和IOP方式
習(xí)題與思考題
第9章 計算機系統(tǒng)結(jié)構(gòu)的發(fā)展
9.1 精簡指令系統(tǒng)計算機
9.1.1 RISC產(chǎn)生的背景
9.1.2 RISC計算機的主要特點
9.1.3 RISC機器舉例
9.2 并行處理機系統(tǒng)
9.2.1 并行計算機的分類
9.2.2 并行處理機的特點和組成
9.2.3 并行處理機舉例
9.3 多處理機系統(tǒng)
9.3.1 多處理機系統(tǒng)的分類
9.3.2 多處理機間的互連方式
習(xí)題與思考題
附錄一 計算機組成原理實驗指導(dǎo)書
第一部分 JYS-III型實驗箱簡介
第二部分 實驗內(nèi)容
附錄二 集成電路芯片引腳圖
參考文獻